[반도체] 8. 기본적인 MOSFET의 성질(2: 평탄대 전압, 문턱전압)

[반도체] 8. 기본적인 MOSFET의 성질(2: 평탄대 전압, 문턱전압)

평탄대 전압(Flat-band voltage)은 반도체 내부의 대역이 휘어짐이 없고 이 영역 내부에 순공간전하가 0이 되도록 인가된 게이트 전압으로 정의한다. 다음의 그림은 평탄대 상태를 나타낸 것이다. 

일함수의 차이와 산화막 내부의 구속된 전하로 인해 산화막 양단의 전압은 항상 0이 아니다. 게이트 전압으로 0이 인가되었을 때$$V_{ox0}+\phi_{s0}=-\left\{\phi'_{m}-\left(\chi'+\frac{E_{g}}{2e}+\phi_{fp}\right)\right\}=-\phi_{ms}$$이고 게이트 전압이 인가되면 산화막 양단에 걸리는 전위와 표면전위가 변하고$$V_{G}=\Delta V_{ox}+\Delta\phi_{s}=(V_{ox}-V_{ox0})+(\phi_{s}-\phi_{s0})=V_{ox}+\phi_{s}+\phi_{ms}$$이다. 다음 그림은 평탄대 상태에 대한 MOS 구조에서의 전하 분포를 나타낸다.

반도체 내부에서 순전하는 0이고, 등가 고정표면 전하밀도는 산화막 내부에 존재한다고 가정할 수 있다. 금속에 대전된 전하의 밀도가 \(Q'_{m}\)이고 전하중성조건으로부터 \(Q'_{m}+Q'_{ss}=0\)이므로 산화막 양단의 전압은 \(\displaystyle V_{ox}=\frac{Q'_{m}}{C_{ox}}\)이고 여기서 \(C_{ox}\)는 단위면적당 산화막 커패시턴스이다(편의를 위해 프라임(') 표시를 생략함). 그러면 \(\displaystyle V_{ox}=-\frac{Q'_{ss}}{C_{ox}}\)이고 평탄대 상태에서 표면의 전위는 \(\phi_{s}=0\)이므로 \(\displaystyle V_{G}=V_{FG}=\phi_{ms}-\frac{Q'_{ss}}{C_{ox}}\)이고 이 식은 이 MOS 소자에 대한 평탄대 전압이다.

문턱전압은 문턱 반전 지점을 만들기 위해 게이트에 인가해 주어야 할 전압으로 정의한다. 문턱 반전 지점은 표면전위가 p형인 반도체에 대해 \(\phi_{s}=2\phi_{fp}\)이고, n형인 반도체에 대해 \(\phi_{s}=2\phi_{fn}\)인 상태로 정의한다. 

문턱전압은 MOS 커패시터의 전기적, 기하학적 성질을 나타내는 식으로 표현할 수 있다. 다음 그림은 p형 반도체 기판에 대한 문턱 반전 지점에서의 MOS 소자에 대한 전하분포를 나타낸 것이다.

이때 공간전하폭은 최댓값을 갖는다. 등가 산화막 전하 \(Q'_{ss}\)와 문턱 반전 지점에서 금속 게이트상의 양의 전하 \(Q'_{mT}\)가 존재한다고 가정하자(프라임(') 표시는 단위면적당 전하를 가리킴). 문턱 반전 지점에서의 반전층 전하를 무시하면 전하량 보존법칙에 의해 \(Q'_{mT}+Q'_{ss}=|Q'_{SD}(\max)|=eN_{a}x_{dT}\)이고 이것은 공핍영역의 단위면적당 최대 공간전하밀도의 크기이다. 

다음 그림은 양의 게이트 전압이 인가된 MOS 계의 에너지밴드 그림을 나타낸 것이다. 

인가된 게이트 전압은 산화막 양단의 전압과 표면전위를 변화시키고 \(V_{G}=\Delta V_{ox}+\Delta\phi_{s}=V_{ox}+\phi_{s}+\phi_{ms}\)이며 문턱 반전 지점에서 \(V_{G}=V_{TN}\)이다. 여기서 \(V_{TN}\)은 전자 반전층을 생성하는 문턱전압이다. 문턱 반전 지점에서 표면전위는 \(\phi_{s}=2\phi_{fp}\)이므로 \(V_{TN}=V_{oxT}+2\phi_{fp}+\phi_{ms}\)이고 여기서 \(V_{oxT}\)는 이 문턱 반전 지점에서 산화막 양단의 전압이고 금속상의 전하와 산화막 커패시턴스와 \(\displaystyle V_{oxT}=\frac{Q'_{mT}}{C_{ox}}\)의 관계가 있으며 여기서 \(C_{ox}\)는 단위면적당 산화막 커패시턴스이다. \(\displaystyle V_{oxT}=\frac{Q'_{mT}}{C_{ox}}=\frac{1}{C_{ox}}(|Q'_{SD}(\max)|-Q'_{ss})\)이므로 문턱전압은$$\begin{align*}V_{TN}&=\frac{|Q'_{SD}(\max)|}{C_{ox}}-\frac{Q'_{ss}}{C_{ox}}+\phi_{ms}+2\phi_{fp}\\&=(|Q'_{SD}(\max)|-Q'_{ss})\frac{t_{ox}}{\epsilon_{ox}}+\phi_{ms}+2\phi_{fp}\end{align*}$$이고 평탄대 전압에 대한 식으로부터 \(\displaystyle V_{TN}=\frac{|Q'_{SD}(\max)|}{C_{ox}}+V_{FB}+2\phi_{fp}\)이다. 주어진 반도체 물질, 산화막 재료, 게이트 물질에 대해 문턱전압은 반도체 도핑, 산화막 전하 \(Q'_{ss}\), 산화막 두께의 함수로 나타난다.

문턱전압은 회로 설계 과정에서 허용 가능한 전압의 범위를 넘어서면 안된다. 문턱전압이 인가되면 트랜지스터가 동작되어 전류가 흐르게 된다. 회로가 \(0\sim5\text{V}\)의 범위에서 동작하는데 MOSFET의 문턱전압이 \(10\text{V}\)이면 소자와 회로는 동작하지 않고 정지한다. 따라서 문턱전압은 MOSFET에서 중요한 특성 변수 중 하나이다.

p형 기판에서의 음의 문턱전압은 공핍형 소자를 의미한다. 반전층의 전하를 0으로 만들기 위해 반드시 게이트에 음의 전압을 인가해야 하고, 게이트에 양의 전압을 인가하면 반전층의 전하가 더 커지게 된다.

다음 그림은 다양한 산화물의 전하값에 대한 문턱전압 \(V_{TN}\)을 억셉터 도핑농도에 대해 그린 그래프이다.

이 그래프는 증가형 소자를 만들기 위해서는 p형 반도체를 고농도로 도핑해야 함을 나타낸다. 음의 게이트 전압이 인가되고 n형 기판에 대한 MOS 구조의 문턱전압은 \(\displaystyle V_{TP}=(-|Q'_{SD}(\max)|-Q'_{ss})\frac{t_{ox}}{\epsilon_{ox}}+\phi_{ms}-2\phi_{fn}\)이다. 여기서$$\phi_{ms}=\phi'_{m}-\left(\chi'+\frac{E_{g}}{2e}-\phi_{fn}\right),\,|Q'_{SD}(\max)|=eN_{d}x_{dT},\,x_{dT}=\sqrt{\frac{4\epsilon_{s}\phi_{fn}}{eN_{d}}},\,\phi_{fn}=V_{t}\ln\frac{N_{d}}{n_{i}}$$이고 \(x_{dT}\)와 \(\phi_{fn}\)는 양의 값이며 \(V_{TP}\)는 정공 반전층을 유도하는 문턱전압이다. 

다음 그림은 \(Q'_{ss}\)의 몇몇 값들에 대해 \(V_{TP}\)를 도핑 농도에 대해 그린 그래프이다.

양의 산화막 전하의 모든 값들에 대해 이 MOS 커패시터는 항상 증가형 소자이고 \(Q'_{ss}\)전하가 증가할수록 문턱전압은 더 큰 음의 값이 된다. 이것은 산화막-반도체 계면에서 정공 반전 층이 생성되려면 더 큰 게이트 전압이 인가되어야 함을 의미한다.

참고자료:

Introduction to Semiconductor Devices, Neamen, McGraw-Hill

Semiconductor Physics and Devices 4th edition, Neamen, McGrwa-Hill