8. 선형 디지털 IC(4: 구형파, 삼각파 발생기, 위상동기 루프, 인터페이스 회로)
구형파 발생기
구형파 발생기(square-wave generator) 회로는 정귀환 회로에서 입력전압이 RC회로의 커패시터 전압 vC인 회로이다.
위의 구형파 발생기 회로에서 vi=vC−R2R1+R2vo=vC−βvo(β=R2R1+R2는 귀환양)이고 v+=βvo이다.
vi<0이면 vC<v+=βvo이고 vo>0이므로 vo=VZ1+VZ2=Vo이다.
vi>0이면 vC>v+=βvo이고 vo<0이므로 vo=−VZ1−VZ2=−Vo이다.
(1) vi<0이면 vC<βvo이고 커패시터 C는 양단에 걸리는 전압이 +Vo가 되도록 충전하고 v+=βVo, vC<βVo이면 vo=Vo이다.
(2) +Vo값이 되도록 충전하는 도중에 vC>βVo이면 vo=−Vo이므로 커패시터 C는 양단에 걸리는 전압이 −Vo가 되도록 충전한다. 이때 v+=−βVo, vC>−βVo이면, vo=−Vo이다.
(3) −Vo값이 되도록 충전하는 도중에 vC<−βVo이면 vo=Vo(vi<0)이므로 (1)과정을 반복하게 되고 총 방전 시상수는 τ=RC이다.
+Vo값이 되도록 충전을 하면 vC(t)=Vo+(−βVo−Vo)e−tτ=Vo{1−(1+β)e−tτ}(τ=RC)이고 vC=βVo가 되는 시간을 T1이라고 하면 βVo=Vo{1−(1+β)e−tτ}이므로 T1=RCln1+β1−β=RCln(1+2R2R1)=T2이다.
만약 비대칭(T1≠T2) 구형파를 원하면 저항 R 자리에 다음의 회로를 연결한다.
그러면 T1은 시상수 R+C에 의해서, T2는 시상수 R−C에 의해서 결정된다.(R−=2R+이면 T2=2T1)
삼각파 발생기
삼각파 발생기(triangle-wave generator) 회로는 슈미트 트리거 회로와 적분기를 연결한 회로이고 완전한 선형성을 유지하기 위해 정전류로 충전한다.(구형파 회로에서 커패시터에 걸리는 전압은 거의 삼각파이다)
(1) VR>v1이면 vo1=−(VZ1+VZ2)=−Vo이고 vo(t)=−vc=−1C∫t0iCdτ=−1RC∫t0vot=−1RC(−Vo)t=VoRCt는 +로 증가하므로 v1=R2R1+R2(−Vo)+R1R1+R2vo1(vo1,vo에 중첩의 원리 적용)도 +로 증가한다. v1이 증가해서 v1≥VR이 되면 비교기 출력은 변화해서 vo1=Vo이 되고 vo(t)=−VoRCt는 감소한다. 그러므로 v1=VR일 때 vo는 최대이고 VR=R2R1+R2(−Vo)+R1R1+R2Vmax이므로 Vmax=(1+R2R1)VR+R2R1Vo이다.
(2) vo=VZ1+VZ2=Vo이면 vo(t)=−VoRCt는 감소하고 v1=R2R1+R2Vo+R1R1+R2vo(vo1,vo에 중첩의 원리 적용)도 감소한다. v1이 감소해서 v1≤VR이 되면 비교기 출력은 변화해서 vo=−Vo이고 vo=VoRCt는 증가한다. 그러므로 v1=VR일 때 vo은 최소이고 VR=R2R1+R2Vo+R1R1+R2Vmin이므로 Vmin=(1+R2R1)VR−R2R1Vo이다.
그러면 Vmax−Vmin=2R2R1Vo이고 iC=CdvCdt=−Cdvodt(가상단락에 의해 vo(t)=−vC)이므로 iC=voR=−VoR=−Cdvo(t)dt=−CVmax−VminT1−0이고 T1=RCVo(Vmax−Vmin)=2R2RCR1, T2=T1=T2이므로 주기는 T=T1+T2=4R2RCR1이고 주파수는 f=1T=R14R2RC이다.
위상동기 루프
위상동기 루프(phase-locked loop: PLL)는 위상 비교기(위상 검출기, 저역 통과 필터(LPF))와, 전압제어 발진기(VCO)로 구성되어있다. 위상 비교기는 곱셈기(multiplier)와 저역 통과 필터로 구성되어 있고, 다음과 같다.
xc(t)=V1sinωt,xv(t)=V2sin(ωt+ϕ)일 때, xc(t)xv(t)=V1V2sinωtsin(ωt+ϕ)=V1V22{cosϕ−cos(2ωt+ϕ)}이고 이때 교류성분은 저역 통과 필터에 의해 제거되므로 Vo=V1V22cosϕ이고 ϕ=cos−1(2VoV1V2)이다.
위상동기 루프는 주파수 합성기(frequency synthesizer, 기본주파수의 배수인 주파수 제공), FM 복조, FSK 복호기(Frequency Shift Keying decoder)(FSK: 디지털 데이터를 아날로그로 변환하여 전송한다), 모뎀 등에 사용된다.
다음은 위상동기 루프의 블록선도이다.
위상 검출기(phase detector)는 Vi와 Vo의 주파수 차이에 비례하는 전압 Ve를 출력하고 Vd는 fi와 fo의 차이를 감소시키는 방향으로 전압제어 발진기의 주파수를 변화시킨다. 그러면 fi에 변화가 발생하여 위상이 변화하고 Vd가 변화해서 fo가 fi로 변화한다.
ϕo(t)=G∫t−∞Vd(x)dx,Vo(t)=sin(ωt+ϕo(t))이므로 dϕo(t)dt=GVd(t)이고 전압제어 발진기의 출력주파수는 입력전압에 따라서 변한다.
fi가 증가하면 Vd도 증가하고 따라서 ϕo(t)가 증가하므로 전압제어 발진기의 출력주파수는 fo+12πdϕo(t)dt=fo+GVd(t)2π≃fi이다.
전압제어 발진기의 출력주파수가 입력주파수와 같으면 Vd=0이고 dϕo(t)dt=GVd=0이므로 전압제어 발진기의 출력주파수는 이전의 주파수와 같다.
입력신호 Vi의 미세한 주파수 변화는 출력전압 Vd의 변화를 일으키고 이것을 FM복조에 이용한다.
위상동기 루프는 다음의 3가지 상태를 갖는다.
(1) Lock-in mode: fo가 fi와 같다면 전압제어 발진기는 lock-in 상태에 있다.
(lock range: 위상동기 루프가 lock되었을 때, fi가 변하더라도 계속 lock 상태를 유지할 수 있는 주파수 범위)
(2) capture(tracking) mode: 주파수 차에 영향을 받는 제어전압 Vd가 전압제어 발진기의 주파수를 변화시켜 입력 주파수와 같게 만들 수 있는 상태이다.
(capture range: lock 상태에 있지 않을 때, 입력주파수 fi가 변하면 전압제어 발진기에서 fo=fi로 만들 수 있는 주파수 범위)
(3) free running mode(out of lock mode): fi와 fo의 차이가 너무 커서 위상동기 루프가 lock상태로 있기 어려운 경우이고 이때 전압제어 발진기는 free running 발진기로 동작한다.
위 그림에서 왼쪽은 위상동기 루프 IC인 565 IC이고 565는 위상 검출기, 증폭기, 전압제어 발진기로 구성되어 있다. 오른쪽은 565 위상동기 루프 IC가 FM 복조기로 작동하는 회로이고 자유 운동 주파수(free running frequency)는 fo=0.3R1C1이다.
위의 왼쪽 그림은 주파수 합성기의 블록선도이고, 오른쪽 그림은 주파수 합성기 회로이다. 위의 왼쪽 그림에서 lock이 되면 fo=fi이므로 Nfo=Nfi이고 출력주파수는 입력주파수의 배수이다. 오른쪽의 주파수 합성기 회로는 4배의 주파수를 얻는 회로를 나타낸 것이다.
위의 회로는 FSK 복호기 회로이고 fo=0.3R1C1=1.2kHz이다. 이 회로에서 10kΩ, 0.02μF저항, 커패시터(RC 사다리형 필터)는 합 주파수 성분(1070+1270kHz)을 제거하기 위해 사용되었고, 두 주파수 1070Hz,1270Hz가 입력되었을 때 0,1이 결정되고 이때 입력이
1070Hz이면 V3>V4이므로 V9=14V(SPACE: 0, low)이고
1270Hz이면 V3<V4이므로 V9=−5V(MARK: 1, high)이다.
인터페이스 회로(interface circuit)는 디지털 또는 아날로그 회로에서 다른 형태의 회로를 연결하기 위해 필요한 회로이다.
driver는 여러 부하(load)들을 동작시키기에 적당한 전압, 전류 레벨로 출력신호를 공급하고, receiver는 여러 입력신호의 부하효과를 최소화 하기 위해 높은 입력저항을 제공한다.
(MARK, SPACE는 전신용어(모스부호 스위치 ON/OFF)이다)
위의 왼쪽 회로는 RS232C로 정의되는 출력을 갖는 기기가 TTL 입력신호 레벨을 갖고 있는 기기를 구동하기 위해 사용하는 인터페이스 회로이고, 오른쪽 회로는 TTY(텔레타이프) 전류 루프(current loop)의 신호를 TTL 레벨로 바꾸는 회로이다.
참고자료:
Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson
http://www.circuitstoday.com/square-wave-generator-using-op-amp
https://nptel.ac.in/courses/117107094/lecturers/lecture_20/lecture20_page1.htm
https://slideplayer.com/slide/5875657/
https://ars.els-cdn.com/content/image/1-s2.0-S0026269212001917-gr3.jpg
http://www.ktword.co.kr/abbr_view.php?m_temp1=3930&m_search=%EC%9C%84%EC%83%81%EB%B9%84%EA%B5%90%EA%B8%B0
'전자공학 > 전자회로(3:응용)' 카테고리의 다른 글
10. 귀환회로(2: 귀환 증폭기 회로의 해석) (0) | 2019.03.17 |
---|---|
9. 귀환회로(1: 증폭기의 종류와 귀환 증폭기의 구조) (0) | 2019.03.16 |
7. 선형 디지털 IC(3: 타이머 IC, 전압제어 발진기) (0) | 2019.03.14 |
6. 선형 디지털 IC(2: 멀티바이브레이터, 정귀환) (0) | 2019.03.13 |
5. 선형 디지털 IC(1: 비교기, 디지털-아날로그, 아날로그-디지털 변환기) (0) | 2019.03.12 |