8. 선형 디지털 IC(4: 구형파, 삼각파 발생기, 위상동기 루프, 인터페이스 회로)

8. 선형 디지털 IC(4: 구형파, 삼각파 발생기, 위상동기 루프, 인터페이스 회로)

구형파 발생기

구형파 발생기(square-wave generator) 회로는 정귀환 회로에서 입력전압이 RC회로의 커패시터 전압 \(v_{C}\)인 회로이다.

위의 구형파 발생기 회로에서 \(\displaystyle v_{i}=v_{C}-\frac{R_{2}}{R_{1}+R_{2}}v_{o}=v_{C}-\beta v_{o}\)(\(\displaystyle\beta=\frac{R_{2}}{R_{1}+R_{2}}\)는 귀환양)이고 \(v_{+}=\beta v_{o}\)이다.

\(v_{i}<0\)이면 \(v_{C}<v_{+}=\beta v_{o}\)이고 \(v_{o}>0\)이므로 \(v_{o}=V_{Z_{1}}+V_{Z_{2}}=V_{o}\)이다.

\(v_{i}>0\)이면 \(v_{C}>v_{+}=\beta v_{o}\)이고 \(v_{o}<0\)이므로 \(v_{o}=-V_{Z_{1}}-V_{Z_{2}}=-V_{o}\)이다. 

(1) \(v_{i}<0\)이면 \(v_{C}<\beta v_{o}\)이고 커패시터 \(C\)는 양단에 걸리는 전압이 \(+V_{o}\)가 되도록 충전하고 \(v_{+}=\beta V_{o}\), \(v_{C}<\beta V_{o}\)이면 \(v_{o}=V_{o}\)이다.

(2) \(+V_{o}\)값이 되도록 충전하는 도중에 \(v_{C}>\beta V_{o}\)이면 \(v_{o}=-V_{o}\)이므로 커패시터 \(C\)는 양단에 걸리는 전압이 \(-V_{o}\)가 되도록 충전한다. 이때 \(v_{+}=-\beta V_{o}\), \(v_{C}>-\beta V_{o}\)이면, \(v_{o}=-V_{o}\)이다.

(3) \(-V_{o}\)값이 되도록 충전하는 도중에 \(v_{C}<-\beta V_{o}\)이면 \(v_{o}=V_{o}\)(\(v_{i}<0\))이므로 (1)과정을 반복하게 되고 총 방전 시상수는 \(\tau=RC\)이다.

\(+V_{o}\)값이 되도록 충전을 하면 \(v_{C}(t)=V_{o}+(-\beta V_{o}-V_{o})e^{-\frac{t}{\tau}}=V_{o}\{1-(1+\beta)e^{-\frac{t}{\tau}}\}\,(\tau=RC)\)이고 \(v_{C}=\beta V_{o}\)가 되는 시간을 \(T_{1}\)이라고 하면 \(\beta V_{o}=V_{o}\{1-(1+\beta)e^{-\frac{t}{\tau}}\}\)이므로 \(\displaystyle T_{1}=RC\ln\frac{1+\beta}{1-\beta}=RC\ln\left(1+\frac{2R_{2}}{R_{1}}\right)=T_{2}\)이다.

만약 비대칭(\(T_{1}\neq T_{2}\)) 구형파를 원하면 저항 \(R\) 자리에 다음의 회로를 연결한다.

그러면 \(T_{1}\)은 시상수 \(R_{+}C\)에 의해서, \(T_{2}\)는 시상수 \(R_{-}C\)에 의해서 결정된다.(\(R_{-}=2R_{+}\)이면 \(T_{2}=2T_{1}\)) 

삼각파 발생기

삼각파 발생기(triangle-wave generator) 회로는 슈미트 트리거 회로와 적분기를 연결한 회로이고 완전한 선형성을 유지하기 위해 정전류로 충전한다.(구형파 회로에서 커패시터에 걸리는 전압은 거의 삼각파이다)

(1) \(V_{R}>v_{1}\)이면 \(v_{o1}=-(V_{Z_{1}}+V_{Z_{2}})=-V_{o}\)이고 \(\displaystyle v_{o}(t)=-v_{c}=-\frac{1}{C}\int_{0}^{t}{i_{C}d\tau}=-\frac{1}{RC}\int_{0}^{t}{v_{o}t}=-\frac{1}{RC}(-V_{o})t=\frac{V_{o}}{RC}t\)는 +로 증가하므로 \(\displaystyle v_{1}=\frac{R_{2}}{R_{1}+R_{2}}(-V_{o})+\frac{R_{1}}{R_{1}+R_{2}}v_{o1}\)(\(v_{o1},\,v_{o}\)에 중첩의 원리 적용)도 +로 증가한다. \(v_{1}\)이 증가해서 \(v_{1}\geq V_{R}\)이 되면 비교기 출력은 변화해서 \(v_{o1}=V_{o}\)이 되고 \(\displaystyle v_{o}(t)=-\frac{V_{o}}{RC}t\)는 감소한다. 그러므로 \(v_{1}=V_{R}\)일 때 \(v_{o}\)는 최대이고 \(\displaystyle V_{R}=\frac{R_{2}}{R_{1}+R_{2}}(-V_{o})+\frac{R_{1}}{R_{1}+R_{2}}V_{\max}\)이므로 \(\displaystyle V_{\max}=\left(1+\frac{R_{2}}{R_{1}}\right)V_{R}+\frac{R_{2}}{R_{1}}V_{o}\)이다.

(2) \(v_{o}=V_{Z_{1}}+V_{Z_{2}}=V_{o}\)이면 \(\displaystyle v_{o}(t)=-\frac{V_{o}}{RC}t\)는 감소하고 \(\displaystyle v_{1}=\frac{R_{2}}{R_{1}+R_{2}}V_{o}+\frac{R_{1}}{R_{1}+R_{2}}v_{o}\)(\(v_{o1},\,v_{o}\)에 중첩의 원리 적용)도 감소한다. \(v_{1}\)이 감소해서 \(v_{1}\leq V_{R}\)이 되면 비교기 출력은 변화해서 \(v_{o}=-V_{o}\)이고 \(\displaystyle v_{o}=\frac{V_{o}}{RC}t\)는 증가한다. 그러므로 \(v_{1}=V_{R}\)일 때 \(v_{o}\)은 최소이고 \(\displaystyle V_{R}=\frac{R_{2}}{R_{1}+R_{2}}V_{o}+\frac{R_{1}}{R_{1}+R_{2}}V_{\min}\)이므로 \(\displaystyle V_{\min}=\left(1+\frac{R_{2}}{R_{1}}\right)V_{R}-\frac{R_{2}}{R_{1}}V_{o}\)이다.

그러면 \(\displaystyle V_{\max}-V_{\min}=\frac{2R_{2}}{R_{1}}V_{o}\)이고 \(\displaystyle i_{C}=C\frac{dv_{C}}{dt}=-C\frac{dv_{o}}{dt}\)(가상단락에 의해 \(v_{o}(t)=-v_{C}\))이므로 \(\displaystyle i_{C}=\frac{v_{o}}{R}=-\frac{V_{o}}{R}=-C\frac{dv_{o}(t)}{dt}=-C\frac{V_{\max}-V_{\min}}{T_{1}-0}\)이고 \(\displaystyle T_{1}=\frac{RC}{V_{o}}(V_{\max}-V_{\min})=\frac{2R_{2}RC}{R_{1}}\), \(\displaystyle T_{2}=T_{1}=\frac{T}{2}\)이므로 주기는 \(\displaystyle T=T_{1}+T_{2}=\frac{4R_{2}RC}{R_{1}}\)이고 주파수는 \(\displaystyle f=\frac{1}{T}=\frac{R_{1}}{4R_{2}RC}\)이다.

위상동기 루프

위상동기 루프(phase-locked loop: PLL)는 위상 비교기(위상 검출기, 저역 통과 필터(LPF))와, 전압제어 발진기(VCO)로 구성되어있다. 위상 비교기는 곱셈기(multiplier)와 저역 통과 필터로 구성되어 있고, 다음과 같다.

\(x_{c}(t)=V_{1}\sin\omega t,\,x_{v}(t)=V_{2}\sin(\omega t+\phi)\)일 때, \(\displaystyle x_{c}(t)x_{v}(t)=V_{1}V_{2}\sin\omega t\sin(\omega t+\phi)=\frac{V_{1}V_{2}}{2}\{\cos\phi-\cos(2\omega t+\phi)\}\)이고 이때 교류성분은 저역 통과 필터에 의해 제거되므로 \(\displaystyle V_{o}=\frac{V_{1}V_{2}}{2}\cos\phi\)이고 \(\displaystyle\phi=\cos^{-1}\left(\frac{2V_{o}}{V_{1}V_{2}}\right)\)이다.

위상동기 루프는 주파수 합성기(frequency synthesizer, 기본주파수의 배수인 주파수 제공), FM 복조, FSK 복호기(Frequency Shift Keying decoder)(FSK: 디지털 데이터를 아날로그로 변환하여 전송한다), 모뎀 등에 사용된다.

다음은 위상동기 루프의 블록선도이다.

위상 검출기(phase detector)는 \(V_{i}\)와 \(V_{o}\)의 주파수 차이에 비례하는 전압 \(V_{e}\)를 출력하고 \(V_{d}\)는 \(f_{i}\)와 \(f_{o}\)의 차이를 감소시키는 방향으로 전압제어 발진기의 주파수를 변화시킨다. 그러면 \(f_{i}\)에 변화가 발생하여 위상이 변화하고 \(V_{d}\)가 변화해서 \(f_{o}\)가 \(f_{i}\)로 변화한다. 

\(\displaystyle\phi_{o}(t)=G\int_{-\infty}^{t}{V_{d}(x)dx},\,V_{o}(t)=\sin(\omega t+\phi_{o}(t))\)이므로 \(\displaystyle\frac{d\phi_{o}(t)}{dt}=GV_{d}(t)\)이고 전압제어 발진기의 출력주파수는 입력전압에 따라서 변한다.

\(f_{i}\)가 증가하면 \(V_{d}\)도 증가하고 따라서 \(\phi_{o}(t)\)가 증가하므로 전압제어 발진기의 출력주파수는 \(\displaystyle f_{o}+\frac{1}{2\pi}\frac{d\phi_{o}(t)}{dt}=f_{o}+\frac{GV_{d}(t)}{2\pi}\simeq f_{i}\)이다.

전압제어 발진기의 출력주파수가 입력주파수와 같으면 \(V_{d}=0\)이고 \(\displaystyle \frac{d\phi_{o}(t)}{dt}=GV_{d}=0\)이므로 전압제어 발진기의 출력주파수는 이전의 주파수와 같다.

입력신호 \(V_{i}\)의 미세한 주파수 변화는 출력전압 \(V_{d}\)의 변화를 일으키고 이것을 FM복조에 이용한다.

위상동기 루프는 다음의 3가지 상태를 갖는다.

(1) Lock-in mode: \(f_{o}\)가 \(f_{i}\)와 같다면 전압제어 발진기는 lock-in 상태에 있다.

(lock range: 위상동기 루프가 lock되었을 때, \(f_{i}\)가 변하더라도 계속 lock 상태를 유지할 수 있는 주파수 범위)

(2) capture(tracking) mode: 주파수 차에 영향을 받는 제어전압 \(V_{d}\)가 전압제어 발진기의 주파수를 변화시켜 입력 주파수와 같게 만들 수 있는 상태이다.

(capture range: lock 상태에 있지 않을 때, 입력주파수 \(f_{i}\)가 변하면 전압제어 발진기에서 \(f_{o}=f_{i}\)로 만들 수 있는 주파수 범위)

(3) free running mode(out of lock mode): \(f_{i}\)와 \(f_{o}\)의 차이가 너무 커서 위상동기 루프가 lock상태로 있기 어려운 경우이고 이때 전압제어 발진기는 free running 발진기로 동작한다.

위 그림에서 왼쪽은 위상동기 루프 IC인 565 IC이고 565는 위상 검출기, 증폭기, 전압제어 발진기로 구성되어 있다. 오른쪽은 565 위상동기 루프 IC가 FM 복조기로 작동하는 회로이고 자유 운동 주파수(free running frequency)는 \(\displaystyle f_{o}=\frac{0.3}{R_{1}C_{1}}\)이다. 

위의 왼쪽 그림은 주파수 합성기의 블록선도이고, 오른쪽 그림은 주파수 합성기 회로이다. 위의 왼쪽 그림에서 lock이 되면 \(f_{o}=f_{i}\)이므로 \(Nf_{o}=Nf_{i}\)이고 출력주파수는 입력주파수의 배수이다. 오른쪽의 주파수 합성기 회로는 4배의 주파수를 얻는 회로를 나타낸 것이다.

위의 회로는 FSK 복호기 회로이고 \(\displaystyle f_{o}=\frac{0.3}{R_{1}C_{1}=1.2\text{kHz}}\)이다. 이 회로에서 \(10\text{k}\Omega\), \(0.02\mu\text{F}\)저항, 커패시터(RC 사다리형 필터)는 합 주파수 성분(\(1070+1270\text{kHz}\))을 제거하기 위해 사용되었고, 두 주파수 \(1070\text{Hz},\,1270\text{Hz}\)가 입력되었을 때 \(0,\,1\)이 결정되고 이때 입력이

\(1070\text{Hz}\)이면 \(V_{3}>V_{4}\)이므로 \(V_{9}=14\text{V}\)(SPACE: 0, low)이고

\(1270\text{Hz}\)이면 \(V_{3}<V_{4}\)이므로 \(V_{9}=-5\text{V}\)(MARK: 1, high)이다. 

인터페이스 회로(interface circuit)는 디지털 또는 아날로그 회로에서 다른 형태의 회로를 연결하기 위해 필요한 회로이다.

driver는 여러 부하(load)들을 동작시키기에 적당한 전압, 전류 레벨로 출력신호를 공급하고, receiver는 여러 입력신호의 부하효과를 최소화 하기 위해 높은 입력저항을 제공한다.

(MARK, SPACE는 전신용어(모스부호 스위치 ON/OFF)이다)

위의 왼쪽 회로는 RS232C로 정의되는 출력을 갖는 기기가 TTL 입력신호 레벨을 갖고 있는 기기를 구동하기 위해 사용하는 인터페이스 회로이고, 오른쪽 회로는 TTY(텔레타이프) 전류 루프(current loop)의 신호를 TTL 레벨로 바꾸는 회로이다.

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson

http://www.circuitstoday.com/square-wave-generator-using-op-amp

https://nptel.ac.in/courses/117107094/lecturers/lecture_20/lecture20_page1.htm

https://slideplayer.com/slide/5875657/

https://ars.els-cdn.com/content/image/1-s2.0-S0026269212001917-gr3.jpg

http://www.ktword.co.kr/abbr_view.php?m_temp1=3930&m_search=%EC%9C%84%EC%83%81%EB%B9%84%EA%B5%90%EA%B8%B0