3. 전력증폭기(2: B급 증폭기)
B급 증폭기의 동작
직류 바이어스가 가해졌을 때 트랜지스터는 OFF이고, 교류 신호가 인가되면 트랜지스터는 ON이 된다. 하나의 트랜지스터는 오직 신호의 반주기 동안만 ON이 되기 때문에 2개의 트랜지스터(위상이 반전된 두 입력신호)가 필요하다. 이러한 B급 증폭기의 동작을 푸시-풀(push-pull) 동작이라고 한다.
+반주기 동안 push된 신호(+ 신호)가 윗부분 회로에 의해 증폭되고, -반주기 동안 pull된 신호(- 신호)가 아랫부분 회로에 의해 증폭된다.
다음의 회로는 푸시-풀 B급 증폭기 회로이고
이때 VBE=0.7V가 될 때까지 iB가 흘러야만 트랜지스터가 작동을 하기 때문에 교차왜곡(crossover distortion)이 발생한다.(아래 그림 참고)
B급 증폭기의 중간부분은 서로 대칭이므로 트랜지스터 Q1을 포함하는 부분만 고려하면 권선비가 a=N1=N이므로 1차측에서 바라본 저항은 R1=R′L=a2RL이다.
직류해석을 하면 VCEQ=VCC이고 컬렉터의 직류 저항이 0, 입력신호가 직류일 때 트랜지스터는 OFF이므로 동작점은 VCEQ=VCC, ICQ=0이다.
교류해석을 하면
Q1이 ON일 때 vCE1=−iC1R1, vCE1−VCEQ=−(iC1−ICQ)R1이므로 vCE1=VCC−iC1R1이다.
Q1이 OFF일 때 Q2의 양 끝점(iC2=0,iC2=VCCR1)을 고려해야 한다.
Q2회로의 v12에 의해 vL이 발생되고, v11이 발생된다. 따라서 vCE1=VCC+v11=VCC+NvL이고 iC1=0이다.
iC2=0인 경우는 vCE2=VCC이므로 v12=0이고 vL=v12N=0, v11=0이므로 vCE1=VCC이다.
iC2=VCCR1인 경우는 vCE2=0이므로 v12=VCC이고 vL=v12N=VCCN이므로 v11=VCC이고 vCE1=2VCC이다.
(B급 증폭기의 부하선 그래프)
iC1+iC2=Icmsinωt 일 때, 전원이 공급하는 전력은PCC=1T∫T0VCC(iC1(t)+iC2(t))dt=2VCCT2∫T0Icmsinωtdt=2VCCIcmπ이고 Icm=VCCR1 일때 컬렉터 전류가 최대이며 PCC,max=2V2CCπR1이다.
부하에 전달되는 전력은 Vcm=IcmR1이므로PL=1T∫T0i2LRLdt=RLT∫T0(NIcmsinωt)2dt=N2I2cmRLT∫T0sin2ωtdt=N2I2cmRL2=I2cmR12=V2cm2R1이고 Vcm=VCC(Icm=VCCR1)일 때, PL,max=V2CC2R1이다.
트랜지스터에서 소모하는 전력은 2PC(Q1,Q2)이고 2PC=PCC−PL=2VCCIcmπ−R1I2cm2이다.
dPCdIcm=2VCCπ−R1Icm=0 즉 Icm=2VCCπR1이고 이때 트랜지스터의 소모전력이 최대가 되고 2PC,max=2V2CCπ2R1이다.
효율은 η=PLPCC=I2cmR122VCCIcmπ=πIcmR14VCC=πVcm4VCC이고 Vcm=VCC일 때, 효율이 최대이며 ηmax=π4=78.5%이다.
주의할 점은 교류신호가 입력될 때에만 전류가 흐른다는 점이다(교류신호가 없으면 트랜지스터에서 전력을 소비하지 않는다).
다음의 회로는 VCC=30V, RL=16kΩ인 B급 증폭기이다.
VL=30V(IL=VCCRL)일 때 출력전력이 최대이므로 PL,max=V2CC2RL=3022⋅16=28.125W이고,
최대 입력전력(전원 공급전력)은 PCC,max=VCCIdc,max=VCC2VCCπRL=2V2CCπRL=35.81W,
최대 트랜지스터 소비전력은 2PC,max=2V2CCπRL=11.4W이다.
이때 효율은 η=PL,maxPCC,max=28.125W35.81W=78.54%이다.
B급 증폭기 회로
위상 반전된 두 입력신호가 푸시-풀 회로에 필요하므로 위상 분리기(phase splitter) 회로(아래 그림)를 사용한다.
맨 위의 회로는 중심-탭(enter-tapped) 변압기를 포함하고 서로 반대 위상의 두 신호를 만들어 낸다. 가운데 회로는 C1과 C2에서 바라보는 출력저항이 다르기 때문에 부하저항을 연결하면 입력신호의 크기가 달라진다. 맨 밑의 회로는 가장 일반적인 회로로 반전증폭기와 비반전 증폭기로 구성되어있다.
위의 회로는 푸시-풀 B급 증폭기의 왼쪽 변압기와 두 트랜지스터 사이에 바이어스 회로를 추가한 회로이고 VBE=R1R1+R2VCC=0.7V이므로 교차왜곡이 감소한다.
다음의 회로는 상보 대칭(complementary symmetry)회로로 npn형, pnp형 BJT가 사용되었다.
한 입력 신호만 필요하므로 위상 분리기가 불필요하지만 전원이 2개이고 교차왜곡이 발생한다.
+반주기 동안 Q1은 ON, Q2는 OFF이므로 iC1이 흐르고, -반주기 동안 Q1는 OFF, Q2는 ON이므로 iC2가 흐른다. 이때 하나의 트랜지스터가 OFF일 때, 다른 하나의 트랜지스터가 0V전압 상태에 있는 정확한 스위칭이 이루어지지 않아서 교차왜곡이 발생한다. 이를 해결하기 위해 바이어스 회로를 추가하거나 두 트랜지스터를 AB급 증폭기처럼 작동하게 한다.
다음의 회로는 B급 증폭기의 트랜지스터를 달링턴 회로로 교체한 상보 대칭 회로이다.
저항 R1,R2는 역방향 바이어스를 제공하고 저항 RE는 온도에 대한 바이어스 안정도를 제공한다.(달링턴 회로는 높은 출력전류와 낮은 출력저항을 갖는다)
다음의 회로는 유사 상보형 푸시-풀 회로(quasi-complementary push-pull circuit)이다.
Q1,Q2 BJT는 각각 npn, pnp형이고 상보 트랜지스터이다. Q3,Q4 BJT는 모두 npn형이다.
이때 Q1,Q3 BJT를 달링톤 쌍, Q2,Q4를 피드백 쌍이라고 하고 저항 R2는 직류 바이어스를 조절해서 교차왜곡을 감소시키는 역할을 한다.
참고자료:
Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson
Microelectronics Circuit Analysis and Design 4th edition, Neamen, McGraw-Hill
Microelectronics Circuit 7th edition, Sedra, Smith, Oxford
https://www.slideshare.net/jsrao78/feed-back-amplifiers
https://www.tutorialspoint.com/amplifiers/class_b_power_amplifier.htm
https://www.electronics-tutorials.ws/amplifier/amplifier-classes.html
http://www.iitg.ac.in/apvajpeyi/ph218/Lec-20.pdf
http://elearning.utm.my/17182/pluginfile.php/539777/mod_resource/content/0/Week-4-2-%20Power%20B_AB_C_%20amplifier%20%281slide%201page%29.pdf
'전자공학 > 전자회로(3:응용)' 카테고리의 다른 글
6. 선형 디지털 IC(2: 멀티바이브레이터, 정귀환) (0) | 2019.03.13 |
---|---|
5. 선형 디지털 IC(1: 비교기, 디지털-아날로그, 아날로그-디지털 변환기) (0) | 2019.03.12 |
4. 전력증폭기(3: AB, C, D급 증폭기) (0) | 2019.03.11 |
2. 전력증폭기(1: 전력증폭기의 종류와 A급 증폭기) (0) | 2019.03.09 |
1. 능동필터, 비선형 연산증폭기 응용회로 (0) | 2019.03.08 |