1. 능동필터, 비선형 연산증폭기 응용회로
능동필터
저항, 인덕터, 커패시터 등의 수동소자로만 구성된 필터를 수동필터(passive filter)라고 하고, 저항, 커패시터와 증폭기(트랜지스터 또는 연산증폭기, 신호를 증폭시키거나 버퍼(완충, buffer) 목적으로 사용)로 구성된 필터를 능동필터(active filter)라고 한다.
능동필터는 인덕터가 없어서 값이 싸고, 독립적으로 설계해서 cascade연결이 가능하며 전압이득을 조절할 수 있지만 공급전원이 필요하고, 선형동작이 제한된 범위 내에서 이루어지고, 주파수 한계가 있다.
필터의 종류에는 LPF(Low Pass Filter, 저역 통과필터), HPF(High Pass Filter, 고역 통과필터), BPF(Band Pass Filter, 대역 통과필터) 등이 있다.
1차 필터 중에서 전달함수가 as+ωc인 필터는 LPF(저역통과필터), ass+ωc인 필터는 HPF(고역통과필터), s−as+a인 필터는 APF(All Pass Filter, 전역통과필터)이다.(ωc는 차단 각주파수)
(1차 저역 통과 필터와 고역 통과 필터의 주파수에 따른 전압이득 그래프)
2차 필터 중에서 전달함수가 cs2+as+b인 필터는 LPF(저역 통과필터), cs2s2+as+b인 필터는 HPF(고역 통과필터), css2+as+b인 필터는 BPF(대역 통과필터), s2−as+bs2+as+b인 필터는 APF(전역 통과필터)이다.
다음의 회로는 1차 저역 통과필터이다.
연산증폭기의 +, -입력단자의 전압을 각각 v+,v−라고 하면
식 v−RG+v−−VoRF=0,sC1v++v+−V1R1=0을 얻고, 이 식으로부터 얻어진 식 v−(1RG+1RF)=VoRF,v+(sR1C1+1)=V1과 가상단락에 의해, 두 식 v+=V1sR1C1+1=v−과 RG+RFRGV11+sR1C1=Vo를 얻는다. 따라서Av=VoVi=RG+RFRG11+sR1C1=(1+RFRG)11+j2πfR1C1=(1+RFRG)1R1C1s+1R1C1=(1+RFRG)11+jffH이고 직류(f=0)일 때의 이득은 (1+RFRG)이며 고역차단주파수는 직류인 경우(f=0)의 이득의 1√2인 주파수이므로, 그 주파수 fH는 f=12πR1C1이다.
다음의 회로는 2차 저역 통과필터이다.
연산증폭기의 +, -입력단자의 전압을 각각 v+,v−라고 하면 다음의 세 식을 얻고
v−=v+=1sCR2+1sCVx=11+sR2C2Vx, Vx−V1R1+Vx−v−R2+sC1(Vx−Vo)=0, v−−VoRF+voRG=0
따라서 이 필터의 전압이득은Av=VoVi=(1+RFRG)s2R1R2C1C2+s(R2C2+R1C2−R1C1RFRG)+1이다.
다음 회로는 1차 고역 통과필터이다.
연산증폭기의 +, -입력단자의 전압을 각각 v+,v−라고 하면 다음의 세 개의 식을 얻고
v−RG+v−−VoRF=0, sC1(v+−V1)+v+R1=0, v−=RGRG+RFVo=v+ 이 세개의 식으로부터
v−(1RG+1RF)=VoRf, v+(sC1+1R1)=sC1V1이므로 sC1V1=RGRG+RFVo(sC1+1R1)이고Av=VoV1=(1+RFRG)sR1C11+sR1C1=(1+RFRG)11+1sR1C1=(1+RFRG)11−j12πfR1C1=(1+RFRG)11−jfLf=(1+RFRG)ss+1R1C1이다.
주파수가 무한대(f=∞)일 때의 이득은 (1+RFRG)이고 저역차단주파수는 고주파(f=∞)일 때의 이득의 1√2인 주파수이므로 그 주파수 fL은 fL=12πR1C1이다.
다음 회로는 2차 고역 통과필터이다.
연산증폭기의 +, -입력단자의 전압을 각각 v+,v−라고 하면, 다음의 세 개의 식들을 얻고
v+=v−=RGRG+RFVo, sC2(v+−Vx)+v+R2=0, sC1(Vx−V1)+VxR1+sC2(Vx−v+)=0
따라서 이 필터의 전압이득은Av=VoVi=s2R1R2C1C2(1+RFRG)s2R1R2C1C2+s(R1C1+R2C2+R1C2)+1이다.
다음의 회로는 대역 통과필터로 저역 통과필터와 고역 통과필터의 cascade연결이다.
이때 fL<fH(저역차단주파수<고역차단주파수)이어야 대역 통과필터 역할을 한다.
다음의 필터
에서 식 Vx−VinR1+VxR3+sC2(Vx−v−)+sC1(Vx−Vout), v−=v+=0, sC2(v−−Vx)+v−−VoutR2=0을 얻고 이 식들로부터Av=VoutVin=−sC2R2s2C1C2R1R2+sR1(C1+C2)+1+R1R3이고, 이 필터는 대역 통과필터이다.
다음의 필터
에서 식 Vx−VinR1+sC2(Vx−v−)+sC1(Vx−Vout)=0, v−=v+=R4R3+R4Vin, sC2(v−−Vx)+v−−VoutR2=0을 얻고,
Vx=(1+1sC2R2)v−+1sC2R2Vout, (1R1+sC2+sC1)Vx−VinR1−sC2v−−sC1Vout=0이므로Av=VoutVin=R4R3+R4s2C1C2R1R2+s(R1C2+R1C2−R2C2R3R4)+1s2C1C2R1R2+sR1(C1+C2)+1이고 대역 차단필터(Band Stop Filter)이다.
비선형 연산증폭기 응용회로
*연산증폭기 귀환(feedback)회로가 구성될 때만 가상단락이 성립한다. 즉 v−=v+는 귀환 회로가 구성될 때만 사용가능하다.
다음은 로그 증폭기(logarithmic amplifier)로 다이오드와 BJT로 구현한 것이다.
다이오드 로그 증폭기
다이오드에 흐르는 전류 IF는 IF=IS(eVFVT−1)≈ISeVFVT=VinR1이고 Vout=−VF,VT=26mV이므로 logeVinR1IS=VFVT이고 Vout=−VTlogeVinR1IS(Vin>0)이다.
BJT 로그 증폭기
누설전류를 IO라고 하면 IC=VinR1=IOeVBEVT에서 logeVinR1IO=VBEVT이고, VBE=VB−VE=−VE=−Vout이므로 Vout=−VTlogeVinR1IO(Vin>0)이다.
다음은 다이오드, BJT로 구현한 지수 증폭기(exponential amplifier, 역로그 증폭기)이다.
다이오드에 흐르는 전류는 iD=−vOR=ISevDVT이고 vD=−vI,vO=RiD이므로 vO=−ISRevIVT이다.
BJT 지수 증폭기의 경우는 Vout=−IORfeVinVT이다.
지수증폭기와 로그증폭기, 가산증폭기, 반전증폭기(지수와 로그의 성질)를 이용하여 곱셈기를 설계할 수 있다.
위의 과정을 거쳐서 곱셈기를 만들 수 있다. 원리는 로그의 성질 lnV1+lnV2=lnV1V2와 지수의 성질 elnV1V2=V1V2이다.
위의 회로는 연산증폭기 회로 여러개를 연결하여 구현한 곱셈기이고 Vout=Vin1Vin2이며, 위 회로에서K1=VT,R=R1=R2=R6,K2=RIO=R8R7,R5R3=R5R4=1이다.
참고자료:
Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson
Microelectronics Circuit Analysis and Design 4th edition, Neamen, McGraw-Hill
Electronic Devices Conventional Current Version 9th edition, Floyd, Pearson
https://www.digikey.com/en/articles/techzone/2017/nov/use-monolithic-universal-active-filter-ics-to-speed-iot-analog-front-end-design
https://amitdegada.weebly.com/uploads/4/8/8/0/488033/log_and_antilog_amplifier.pdf
'전자공학 > 전자회로(3:응용)' 카테고리의 다른 글
6. 선형 디지털 IC(2: 멀티바이브레이터, 정귀환) (0) | 2019.03.13 |
---|---|
5. 선형 디지털 IC(1: 비교기, 디지털-아날로그, 아날로그-디지털 변환기) (0) | 2019.03.12 |
4. 전력증폭기(3: AB, C, D급 증폭기) (0) | 2019.03.11 |
3. 전력증폭기(2: B급 증폭기) (0) | 2019.03.10 |
2. 전력증폭기(1: 전력증폭기의 종류와 A급 증폭기) (0) | 2019.03.09 |