30. 설계, 고장검사, p채널 FET

30. 설계, 고장검사, p채널 FET

설계는 회로의 소자값을 결정하는 것으로 FET의 경우, \(\displaystyle V_{GS_{Q}}=\frac{V_{p}}{2},\,I_{D_{Q}}=\frac{I_{DSS}}{2}\)가 가장 좋은 동작점이다.

옴의 법칙으로부터 \(\displaystyle R_{\text{unknown}}=\frac{V_{R}}{I_{R}}\)을 이용하여 저항값을 설정하고, 소자의 전류, 전압 값이 규격서의 최대정격을 초과하지 않도록 설계해야 한다.

위의 FET 공통 게이트 회로에서 \(R_{D},\,R_{S}\)의 값을 구해야 한다. \(\displaystyle I_{D_{Q}}=\frac{20\text{V}-12\text{V}}{R_{D}}=2.5\text{mA}\)이므로 \(\displaystyle R_{D}=\frac{8\text{V}}{2.5\text{mA}}=3.2\text{k}\Omega\)이다.

식 \(I_{D}=I_{DSS}\left(1-\frac{V_{GS}}{V_{p}}\right)^{2}\)으로부터 \(\displaystyle V_{GS}=V_{p}\left(1\pm\sqrt{\frac{I_{D}}{I_{DSS}}}\right)\)이므로 \(V_{GS}=-4.935\text{V}\) 또는 \(V_{GS}=-1.06\text{V}\)이고, \(V_{GS}>V_{p}\)이어야 하므로 \(V_{GS}=-1.06\text{V}\)이다. 그러면 \(V_{GS}=-I_{D}R_{S}\)이므로 \(\displaystyle R_{S}=-\frac{V_{GS}}{I_{D_{Q}}}=\frac{1.06\text{V}}{25\text{mA}}=424\Omega\)이다.

위의 FET 전압 분배기 회로에서 \(R_{S}\)를 구해야 한다. \(I_{G}=0\text{A}\)이므로 \(\displaystyle V_{G}=\frac{R_{2}}{R_{1}+R_{2}}(16\text{V})=\frac{47\text{k}\Omega}{91\text{k}\Omega+47\text{k}\Omega}(16\text{V})=5.44\text{V}\)이고 \(\displaystyle I_{D}=\frac{16\text{V}-12\text{V}}{1.8\text{k}\Omega}=2.22\text{mA}\), \(V_{G}=I_{D}R_{S}+V_{GS}\,(V_{GS}=V_{G}-V_{S},\,V_{S}=I_{D}R_{S})\)이므로 \(\displaystyle R_{S}=\frac{V_{G}-V_{GS}}{I_{D}}=\frac{5.44\text{V}+2\text{V}}{2.22\text{mA}}=3.35\text{k}\Omega\)이다.

(* \(I_{DSS},\,V_{p}\)가 주어지지 않아서 Shockley 방정식을 사용할 수 없다)

위의 FET회로에서 \(V_{DD}\)와 \(R_{D}\)의 값을 구해야 한다. 이 회로에서 \(\displaystyle V_{DS}=\frac{1}{2}V_{DD},\,I_{D}=I_{D(\text{ON})}\)이다. 그러면 \(I_{D}=I_{D(\text{ON})}=4\text{mA}\), \(V_{GS}=V_{GS(\text{ON})}=6\text{V}\)이고, \(I_{G}=0\text{A}\)이므로, \(V_{DS}=V_{GS}=\frac{1}{2}V_{DD}\)이고, \(V_{DD}=2V_{DS}=2V_{GS}=12\text{V}\)이다. 또한 \(V_{DD}=I_{D}R_{D}+V_{DS}\)이므로 \(\displaystyle R_{D}=\frac{V_{DD}-V_{DS}}{I_{D}}=\frac{12\text{V}-6\text{V}}{4\text{mA}}=1.5\text{k}\Omega\)이다.

-고장검사

다음의 순서를 따라 고장검사를 한다.

1. 회로의 구성 검토.

2. 정확한 소자를 사용했는지 검사.

3. 이론에 근거한 단자 전압, 전류를 검사.

(n채널 JFET의 경우: \(V_{p}<V_{GS}<0\), \(\displaystyle\frac{1}{4}V_{DD}<V_{DS}<\frac{3}{4}V_{DD}\))

(JFET 자기 바이어스 회로의 직류동작검사)

-p채널 FET

 (p채널 JFET)

(p채널 공핍형 MOSFET)

(p채널 증가형 MOSFET)

\(V_{GS}\):

JFET의 경우: \(V_{GS}>0,\,V_{p}>0\)

공핍형 MOSFET의 경우: +,-둘 다 허용(공핍모드: \(V_{GS}>0\), 증가모드: \(V_{GS}<0\)), \(V_{p}>0\)

증가형 MOSFET의 경우: \(V_{GS}<0,\,V_{T}<0\)

\(V_{DS}<0\)이고, 바이어스 선의 기울기는 \(I_{S}(I_{D})\)의 전류방향 때문에 +이다. p채널의 전달특성곡선은 n채널의 전달특성곡선을 \(I_{D}\)축에 대해 대칭이동한 곡선이고 \(V_{DD}<0\)이다.

위의 p채널 JFET 전압 분배기 회로에서 \(\displaystyle V_{G}=\frac{R_{2}}{R_{1}+R_{2}}(-20\text{V})=\frac{20\text{k}\Omega}{68\text{k}\Omega+20\text{k}\Omega}(-20\text{V})=-4.55\text{V}\)이므로, \(V_{GS}=V_{G}-V_{S}=V_{G}-(-I_{S})R_{S}=V_{G}+I_{S}R_{S}=V_{G}+I_{D}R_{S}\)이고, \(\displaystyle I_{DSS}\left(1-\frac{V_{GS}}{V_{p}}\right)^{2}\)이므로 이 두 식들을 연립해어 얻어지는 이차방정식$$\frac{I_{DSS}(-R_{S})}{V_{p}^{2}}V_{GS}^{2}+\left(1-\frac{2I_{DSS}(-R_{S})}{V_{p}}\right)V_{GS}-I_{DSS}R_{S}-V_{G}=0$$에 값들을 대입하면 \(-0.9V_{GS}^{2}+8.2V_{GS}-9.85=0\)이고, 근의 공식으로부터 \(V_{GS}=7.687\text{V}\) 또는 \(V_{GS}=1.424\text{V}\)이다. \(V_{GS}<V_{p}\)이어야 하므로 \(V_{GS}=1.424\text{V}\)이고, \(\displaystyle I_{D}=\frac{V_{GS}-V_{G}}{R_{S}}=\frac{(1.424-(-4.55))\text{V}}{1.8\text{k}\Omega}=3.32\text{mA}\)이므로 동작점은 \((I_{D_{Q}},\,V_{GS_{Q}})=(3.32\text{mA},\,1.42\text{V})\)이다. \(20=I_{S}R_{S}+V_{SD}+I_{D}R_{D}\)이므로 \(V_{SD}=20-I_{D}(R_{D}+R_{S})=20-(3.32\text{mA})(4.5\text{k}\Omega)=5.05\text{V}\)이고 \(V_{DS}=-V_{SD}=-5.05\text{V}\)이다. 

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson