26. MOSFET의 취급과 VMOS, UMOS MOSFET, CMOS, MESFET

26. MOSFET의 취급과 VMOS, UMOS MOSFET, CMOS, MESFET

-MOSFET의 취급

게이트(G)와 채널 사이에 존재하는 얇은 \(\text{SiO}_{2}\)층에 전하들이 축적되면, 전압이 발생해서 \(\text{SiO}_{2}\)층을 파괴할 가능성이 있다. 이를 막기 위해 게이트(G)와 채널 사이에 직접적인 전류경로(알루미늄 호일)를 제공해서 전하가 축적되는 것을 방지한다.

전원을 켰을 때 소자를 제거하면 급격한 전압, 전류를 발생시키기 때문에\(\displaystyle\left(i=C\frac{dv_{c}}{dt}\right)\), 항상 전원을 끈 다음에 소자를 제거한다.

게이트(G)와 소스(S) 사이의 전압이 규격서의 최대 \(V_{GS}\)이상이 되는 것을 방지하기 위해 게이트와 소스 사이에 제너 다이오드를 연결한다(아래그림 참고)

  

-VMOS, UMOS MOSFET

MOSFET는 BJT보다 전류와 전력 레벨이 낮다. 이를 해결하기 위해 VMOS, UMOS를 이용한다.

(*BJT의 전류레벨: \(625\text{mW}\), JFET의 전류레벨: \(625,350\text{mW}\), 공핍형 MOSFET의 전류레벨: \(200\text{mW}\), 증가형 MOSFET의 전류레벨: \(300\text{mW}\), VMOS의 전류레벨: \(10\text{W}\)이상)

기본구조: 채널이 수직으로 형성되어 전류가 수직으로 흐른다.

드레인(D)은 +전압, 소스(S)는 -전압, 게이트(G)는 \(0\text{V}\) 또는 +전압이므로 p영역에 증가형 n채널이 형성된다. 채널의 길이는 p영역의 높이에 해당되고, 재래식 평면구조보다 훨씬 짧다. 채널과 n+영역 사이의접촉 면적은 훨씬 넓다. 드레인(D)과 소스(S)사이에 두가지의 전류경로가 존재한다.

VMOS와 UMOS는 재래식 평면 MOSFET보다 낮은 채널저항, 높은 전류와 전력정격을 갖는다. 또한 양의 온도계수를 가지므로 열적으로 안정되어 온도가 상승하면, 저항이 증가해서 전류가 감소하고 따라서 열적으로 안정된다.

스위칭 시간(축적된 전하를 방출하는 시간)이 일반 BJT보다 2배 빠르고, V홈을 형성하기 위해 요구되는 섬세한 에칭 때문에 그 대안으로 향상된 UMOS를 설계한다.

-CMOS(Complementary MOSFET: 상보 대칭 MOSFET)

위 그림은 동일한 기판 위에 p채널, n채널 MOSFET를 구성한 것으로써 상보 대칭 MOSFET(CMOS)라고 한다. 이 CMOS는 논리회로 설계에 많이 사용되고, 동작시 전력 소모가 적다. 인버터(스위치 포화/차단)에 사용된다.

참고: 컴퓨터에서 현재 시간이나 하드웨어 정보(BIOS)를 보관하는 데이터를 CMOS라고 한다. 컴퓨터에서의 CMOS설치는 컴퓨터에 어떤 하드디스크가 있는가, 어떤 VGA카드가 있는가 등을 사용자가 BIOS 또는 UEFI에 저장해 컴퓨터에 어떤 주변기기들이 장착되어 있고, 어떻게 제어해야 할 지를 알려주는 절차이다.

왼쪽 그림의 회로는 p채널, n채널 MOSFET를 이용한 CMOS 인버터 회로이고, \(V_{i}=5\text{V}\)일 때, \(V_{GS_{1}}=V_{G_{1}}-V_{S_{1}}=5-0=5\text{V}(Q_{1}\,\text{ON})\), \(V_{GS_{2}}=V_{G_{2}}-V_{S_{2}}=5-5=0\text{V}\,(Q_{2}\,\text{OFF})\)이고, \(V_{i}=0\text{V}\)일 때, \(V_{GS_{1}}=V_{G_{1}}-V_{S_{1}}=0\text{V}\,(Q_{1}\,\text{OFF})\), \(V_{GS_{2}}=V_{G_{2}}-V_{S_{2}}=-5\text{V}<V_{T}\,(Q_{2}\,\text{ON})\)이다. 그러므로

\(V_{i}\)	\(Q_{1}\)	\(Q_{2}\)	\(V_{o}\)
\(5\text{V}\)	ON	OFF	\(0\text{V}\)	\(Q_{2}\)는 \(Q_{1}\)의 부하작용
\(0\text{V}\)	OFF	ON	\(5\text{V}\)	\(Q_{1}\)은 \(Q_{2}\)의 부하작용

이다. p채널, n채널 중 하나만 ON이므로 전력소모가 적다.

-MESFET(금속-반도체 접합)

수십년 동안 반도체 소자의 재료로 GaAs를 사용했으나 고비용, 저밀도 IC, 생산의 어려움 때문에 확산되기기 아려웠으나 최근 새로운 생산방법의 개발로 IC에 GaAs를 많이 사용한다(속도가 빠름).

게이트에 쇼트키 접합(금속과 n형 반도체의 접합)을 사용해서 \(\text{SiO}_{2}\)절연층이 없고, 게이트의 금속 접촉면과 반도체 층 사이의 거리가 감소해서 두 표면 사이의 표류정전용량이 감소해 고주파에 사용하기 적합하다.

(MESFET의 기본 구조와 특성곡선)

게이트에 음의 전압을 인가하면 채널에 있는 자유전자를 금속 표면으로 당겨서 채널의 캐리어 수가 감소해서 드레인 전류가 감소한다.

게이트에 양의 전압을 인가하면 부가적인 자유전자를 채널로 당겨, 드레인 전류가 증가한다.

공핍형 MESFET의 동작원리와 해석은 공핍형 MOSFET와 같은 방법으로 한다.

증가형 MESFET

동작원리와 해석은 증가형 MOSFET와 같은 방법으로 한다.

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson

https://namu.wiki/w/CMOS

https://ko.wikipedia.org/wiki/CMOS