29. 증가형 MOSFET, BJT, FET 복합회로
-증가형 MOSFET
증가형 MOSFET의 전달특성곡선은 JEFT, 공핍형 MOSFET과 다르다. VGS<VT일 때 ID=0A이고, VGS≥VT일 때 ID=k(VGS−VT)2이므로 k=ID(ON)(VGS(ON)−VT)2(단위: A/V2)이고, VGS=−IDRS<VT이기 때문에 자기 바이어스 구조를 사용할 수 없다.
다음은 증가형 MOSFET를 이용하여 나타낸 피드백(귀환) 바이어스 회로이다.
위의 피드백 회로에서 저항 RG는 게이트(G)에 전원을 공급하는 역할을 한다(VGS>VT가 되어 MOSFET가 ON이 된다). RG를 제거(개방)하면, 게이트에 전원이 공급되지 않아 MOSFET는 OFF이고, 단락시키면 게이트(G)에 드레인(D)과 같은 전압을 제공할 수 있으나 대신 입력저항이 낮아진다(전압증폭기는 입력저항이 높을수록 좋다).
IG=0A이므로 VRG=0V이고, VDS=VD=VRG+VGS=VGS=VG, VDD=VDS+IDRD이므로 VDS=VDD−IDRD이다.
VGS=VDD−IDRD(자기 바이어스 선)과 ID=k(VGS−VT)2를 연립하면 VGS=VDD−k(VGS−VT)2RD이므로 이차방정식RDkV2GS+(1−2kVTRD)VGS+RDkV2T−VDD=0을 얻는다. 이 이차방정식을 풀어서 ID와 VGS를 구하여 동작점을 구한다.(직선과 곡선의 교점이 동작점)
이 피드백 회로에서 k=ID(ON)(VGS(ON)−VT)2=6×10−3(5V)2=0.24×10−3A/V2이고, VGS=IDD−IDRD, ID=k(VGS−VT)2이므로 이 두 식을 연립하면 이차방정식 kRDV2GS+(1−2kVTRD)VGS−VDD+kV2TRD=0이고, 주어진 값들을 이 이차방정식에 대입하면 0.48V2GS−1.88VGS−7.68=0이고, 근의 공식으로부터 VGS=6.41V 또는 VGS=−2.495V를 얻는데
VGS>VT=3V이어야 하므로 VGS=6.41V이고, ID=k(VGS−VT)2=2.79mA, ID=VDD−VGSRD=2.79mA, VDS=VGS=6.41V이다.
위의 회로는 증가형 MOSFET를 이용한 전압 분배기 회로이다. 이 회로에서 IG=0A이므로 VG=R2R1+R2VDD이고, VGS=VG−VS, ID=k(VGS−VT)2이 두 방정식들을 연립해서 동작점 (IDQ,VGSQ)를 구한다.(VDD=IDRD+VDS+IDRS이므로 VDS=VDD−ID(RD+RS))
-BJT, FET 복합회로
VGS를 ID와 저항 RS의 함수로 표시할 수 있으면 전달특성곡선 식을 이용하여 FET를 먼저 해석하고, 그렇지 않은 경우(표시할 수 없는 경우)는 BJT를 해석한다.
위의 BJT, FET(JFET) 복합회로에서 VGS를 ID와 RS의 식으로 나타낼 수 없기 때문에 먼저 BJT에 대한 해석을 해야 한다.
βRE=180×1.6kΩ=288kΩ≫24kΩ=R2이므로 근사방법으로 해석이 가능하다. 그러면 VB=R2R1+R2(16V)=24kΩ82kΩ+24kΩ(16V)=3.62V, VBE=VB−VE=0.7V, VE=VB−0.7V=2.92V이므로 IE=VERE=1.825mA≈IC≈IS=ID이다.
이제 FET에 대해 해석을 하면 ID=IDSS(1−VGSVT)2식에서 VGS=Vp(1±√IDIDSS)이므로 VGS=−8.34V 또는 VGS=−3.36V이고, 해의 조건이 −6V=Vp<VGS<0이어야 하므로 VGS=−3.36V이다. 그러면
VGS=VG−VS=VB−VC(VRG=0V)이므로 VC=VB−VGS=3.62−(−3.66)=7.28V이고 VD=16−IDRD=16−1.825×2.7=11.07V, VCE=VC−VE=7.28−2.92=4.36V, VDS=VD−VS=11.07−7.28=3.79V이다.
위의 BJT, FET복합회로에서 VGS=−IDRS(=−ISRS)이므로 FET부터 먼저 해석한다.
FET해석: 두 식 VGS=−IDRS, ID=IDSS(1−VGSVp)2을 연립해서 얻은 이차방정식IDSSRSV2pV2GS+(1−2IDSSRSVp)VGS+IDSSRS에 값들을 대입하면 이차방정식 1.2V2GS+10.6VGS+19.2=0이고, 근의 공식으로부터 VGS=−2.544V 또는 VGS=−6.289V를 얻는데 VGS>Vp=−4V이어야 하므로, 해는 VGS=−2.544V이고, ID=IDSS(1−VGSVp)2=1.06mA이다.
(ID=−VGSRD=1.06mA).
BJT해석: 16=IBRB+VBE+VD이므로 VD=16−IBRB−0.7이고, IE=ID=(1+β)IB이므로 IB=ID1+β=1.06mA1+80=13μA이고, VD=16−(13μA)(470kΩ)=9.07V, VCE=VC−VE=16−IDRC−VD=16−(1.06)(3.6)−9.07=3.114V, VDS=VD−VS=VD−IDRS=9.07−1.07×2.4=6.502V이다.
참고자료:
Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson
'전자공학 > 전자회로(1:기초)' 카테고리의 다른 글
30. 설계, 고장검사, p채널 FET (0) | 2018.12.30 |
---|---|
28. FET 전압 분배기, 공통 게이트 회로, 공핍형 MOSFET 직류 바이어스 회로해석 (0) | 2018.12.28 |
27. FET 고정 바이어스, 자기 바이어스 회로 (0) | 2018.12.27 |
26. MOSFET의 취급과 VMOS, UMOS MOSFET, CMOS, MESFET (0) | 2018.12.26 |
25. 증가형 MOSFET (0) | 2018.12.25 |