21. IC증폭기

21. IC증폭기

IC증폭기에서

개별소자 회로와 비교하여 부피 때문에 저항과 커패시터를 사용하지 않고 직결증폭기를 사용(결합 커패시터를 사용하지 않음)하며 큰 바이패스 커패시터는 면적을 차지하는 비중이 크기 때문에 사용하지 않는다. 전통적인 바이어스 회로 대신 정전류원을 사용하고, 증폭기의 부하로 저항 대신 부피가 작고 값이 싼 트랜지스터를 이용하여 능동부하로 사용한다(큰 저항값을 사용하지 않는 이유는 칩의 면적을 많이 차지하고 정밀성이 결여되기 때문). 정전류원은 바이어싱에 사용되며 능동부하로 사용한다. 기본 정전류원은 큰 저항이 필요하기 때문에 Widlar 정전류원을 사용하고 작은 $R_{E}$값을 사용하는것이 가능하고 큰 출력저항을 얻는다.

기본 이득 cell: IC증폭기에서 기본적인 이득 cell은 정전류원을 부하로 사용하는 CS(소스) 또는 $CE$(이미터) 구조이다.

FET에서 $R_{i}=\infty$(입력저항이 무한대), $A_{v_{o}}=-g_{m}r_{o}$, $R_{o}=r_{o}$($V_{o}=-g_{m}V_{i}r_{o}$, $V_{i}=V_{gs}$)

BJT에서 $R_{i}=r_{\pi}$, $A_{v_{o}}=-g_{m}r_{o}$, $R_{o}=r_{o}$($r_{\pi}=\beta r_{e}$, $\displaystyle g_{m}=\frac{1}{r_{e}}$)

$A_{v_{o}}$는 $R_{L}=\infty$일 때의 이득으로 $A_{o}$로 나타낸다.

실제 회로는 이상적인 전류원 대신에 출력저항이 $r_{o_{2}}$인 트랜지스터를 사용하고 이때 전류이득이 반으로 감소한다.

증폭기의 부하 트랜지스터의 출력저항을 증가시켜서 이득을 증가시킨다. 증폭기 트랜지스터의 전류 $g_{m_{1}}V_{i}$는 통과시키고 출력저항 $r_{o_{2}}$를 증가시키는 회로가 필요하다. 이를 위해서는 전류는 통과시키고 저항을 증가시키는 전류버퍼가 필요하다.

위의 회로에서 $\displaystyle R_{i}=\frac{r_{o}+R_{L}}{1+g_{m}r_{o}}\approx\frac{1}{g_{m}}+\frac{R_{L}}{g_{m}r_{o}}$, $R_{o}=r_{o}+(1+g_{m}r_{o})R_{S}\approx(1+g_{m}R_{S})r_{o}\,(1\ll g_{m}r_{o})$

(공통베이스(BJT)의 경우: $\displaystyle R_{i}=\frac{r_{o}+R_{L}}{1+\frac{r_{o}}{r_{e}}+\frac{R_{L}}{(1+\beta)r_{e}}}\approx r_{e}+\frac{R_{L}}{g_{m}r_{o}}$ $R_{o}=r_{o}+R_{E}||r_{\pi}+(R_{E}||r_{\pi})g_{m}r_{o}\approx(1+g_{m}(R_{E}||r_{o}))r_{o}$이다.)

*$\displaystyle g_{m}=\frac{1}{r_{e}}$, $r_{\pi}=\beta r_{e}$, $r_{o}=r_{d}$

캐스코드 증폭기: 공통소스(CS)+공통게이트(CG)(또는 공통이미터(CE)+공통베이스(CB))의 형태로 구성되어 있고 여기서 공통소스와 공통베이스는 전류버퍼이다. (캐스코드: 증폭관의 anode($Q_{1}$의 드레인)가 다음단의 cathode($Q_{2}$의 소스)에 입력을 제공한다)

MOS 캐스코드 증폭기는 이상적인 전류원이 부하이고 그 회로는 다음과 같다.

여기서 $\displaystyle A_{v}=\frac{v_{o}}{v_{i}}=-g_{m_{1}}R_{o}\approx-g_{m_{1}}g_{m_{2}}r_{o_{2}}r_{o_{1}}=-(g_{m}r_{o})^{2}=-A_{o}^{2}$이다. 이것은 캐스코드 증폭기가 전압이득을 $A_{o}$에서 $A_{o}^{2}$로 증가시킴을 나타낸다.

이때 전류원 부하를 PMOS($Q_{3}$)으로 대치시키면

$A_{v}=-g_{m_{1}}(R_{o}||R_{L})=-g_{m_{1}}((g_{m_{2}}r_{o_{2}}r_{o_{1}})||r_{o_{3}})\approx-g_{m_{1}}r_{o_{3}}\approx-A_{o}$이 되고 이득은 초기와 같으나 공통소스+공통게이트의 대역폭이 넓어지게 된다. $R_{L}$이 작기 때문에 이득이 감소($r_{o_{3}}$이 작음) 증가된 $R_{o}$의 장점이 작은 $R_{L}$때문에 상쇄된다. 이를 해결하기 위해 다음의 캐스코드 전류원 부하($Q_{3}$, $Q_{4}$)를 갖는 캐스코드 증폭기를 고려하자. 이때 이득이 $A_{o}^{2}$가 되기 위해서는 부하저항 $R_{L}$이 캐스코드 증폭기의 $R_{o}$와 동일한 order가 되어야 한다.

여기서 $\displaystyle A_{v}=\frac{v_{o}}{v_{i}}=-g_{m}(R_{on}||R_{op})=-g_{m_{1}}\{(g_{m_{2}})r_{o_{2}}r_{o_{1}}||(g_{m_{3}}r_{o_{3}}r_{o_{4}})\}=-\frac{1}{2}(g_{m}r_{o})^{2}=-\frac{1}{2}A_{o}^{2}$이다.

정전류원은 바이어스와 능동부하로 사용된다. 전류원의 출력저항이 클 필요가 있다.(증폭단의 전압이득을 높이고 출력저항을 높이기 위해서는 캐스코드 연결을 한다)

위의 그림에서 왼쪽 회로는 캐스코드 MOS 전류 거울이고 가운데 회로는 윌슨 전류거울인데 $\beta$의 의존도가 감소하고 출력저항이 크지만 $Q_{1}$과 $Q_{2}$의 출력전압 불균형이 발생하는 문제점이 있다. 오른쪽 회로는 앞에서 언급했던 윌슨 전류거울의 문제점을 해결한 수정 윌슨 전류거울이다.

위의 회로는 Widlar전류원으로 작은 저항(작은 칩의 면적)으로 작은 전류를 발생시킨다.(기본적인 전류거울에서 작은전류를 발생하려면 큰 저항이 필요하다) 여기서 $R_{o}=r_{o}+(g_{m}V_{o})(r_{\pi}||R_{E})$이다.

참고자료:

Microelectronics Circuits 7th edition, Sedra, Smith, Oxford University Press