20. FET 회로에서 내부저항과 부하저항의 영향, 직렬구조, 능동부하를 갖는 MOS증폭기

20. FET 회로에서 내부저항과 부하저항의 영향, 직렬구조, 능동부하를 갖는 MOS증폭기

내부저항과 부하저항이 포함된 BJT의 회로해석과 같은 방법으로 해석을 하면 된다. 다만 FET의 소스(Source)와 구별하기 위해 내부저항을 \(R_{\text{sig}}\)(signal)로 나타낸다. FET 교류해석에 있어서 두가지 방법으로 해석하는데 그 중 하나는 FET 자리에 교류 등가회로를 대치하여 해석하는 것이고 다른 하나는 2포트 시스템 방법으로 해석하는 것이다. BJT와 같은 결론이 나오는데 가장 큰 이득은 무부하 이득, 부하이득은 항상 무부하 이득보다 작고, 전원저항은 전체 이득을 항상 감소시킨다. 즉 \(A_{vNL}>A_{v_{L}}>A_{v_{s}}\).

BJT구조에서 출력저항(\(Z_{o}\))은 전원저항(\(R_{s}\))의 영향을 받고, 입력저항(\(Z_{i}\))은 부하저항(\(R_{L}\))의 영향을 받는다. 그러나 FET구조에서 게이트(Gate) 단자와 channel 사이의 높은 저항으로 인해 입력저항은 부하저항의 영향을 받지 않고, 출력저항도 전원저항의 영향을 받지 않는다. 예외적으로 귀환(피드백) 구조의 경우는 영향을 받을 수 있다.

\(R_{L}\)과 \(R_{\text{sig}}\)를 갖는 JFET 증폭기:

FET 교류등가회로를 이용하여 회로해석을 하면 \(V_{i}=V_{gs}\), \(V_{o}=-g_{m}V_{gs}(r_{d}||R_{D}||R_{L})\)이므로 \(\displaystyle A_{v_{L}}=\frac{V_{o}}{V_{i}}=-g_{m}(r_{d}||R_{D}||R_{L})\)이고, \(Z_{i}=R_{G}\), \(Z_{o}\)를 구하기 위해 \(V_{s}=0\)이라 하면 \(\displaystyle V_{i}=\frac{R_{G}}{R_{\text{sig}}+R_{G}}V_{s}=0\)이므로 \(V_{gs}=V_{i}=0\)이고 \(g_{m}V_{gs}=0\)이 되어 \(Z_{o}=(r_{d}||R_{D})\)이다. \(\displaystyle V_{i}=\frac{R_{G}}{R_{\text{sig}}+R_{G}}V_{s}\)이므로 \(\displaystyle A_{v_{s}}=\frac{V_{o}}{V_{s}}=\frac{V_{i}}{V_{s}}\frac{V_{o}}{V_{i}}=\frac{R_{G}}{R_{\text{sig}}+R_{G}}[-g_{m}(r_{d}||R_{D}||R_{L})]\)이다.

2포트 방법을 이용하여 \(A_{v_{L}}\)을 구하면$$A_{v_{L}}=\frac{V_{o}}{V_{i}}=\frac{R_{L}}{R_{L}+Z_{o}}A_{v_{NL}}=\frac{R_{L}}{R_{L}+Z_{o}}[-g_{m}(r_{d}||R_{D})]=-g_{m}(r_{d}||R_{D}||R_{L})$$이고 여기서 \(Z_{o}=(r_{d}||R_{D})\)이다. 앞의 방법과 같은 결과를 얻는다.

직렬구조:

전체 이득은 위의 Stage 1과 Stage2의 각각의 이득의 곱이다. 이 위의 회로에서 \(r_{d}\)를 무시하면(\(r_{d}=\infty\)) \(\displaystyle A_{v_{1}}=\frac{V_{o_{1}}}{V_{i}}=-g_{m_{1}}(R_{D_{1}}||R_{G_{2}})\simeq-g_{m_{1}}R_{D_{1}}\), \(\displaystyle A_{v_{2}}=\frac{V_{o_{2}}}{V_{o_{1}}}=-g_{m_{2}}R_{D_{2}}\)이므로 \(\displaystyle A_{v}=\frac{V_{o_{2}}}{V_{i}}=\frac{V_{o_{1}}}{V_{i}}\frac{V_{o_{2}}}{V_{o_{1}}}=A_{v_{1}}A_{v_{2}}\)이고 \(Z_{i}=R_{G_{1}}\), \(Z_{o}=R_{D_{2}}\)이다. 

위의 회로에서 \(r_{o}\)와 \(r_{d}\)를 무시한다. \(\displaystyle g_{m}=g_{m_{0}}\left(1-\frac{V_{GS}}{V_{P}}\right)\,\left(V_{GS}=V_{G}-I_{D}R_{S},\,I_{D}=I_{DSS}\left(1-\frac{V_{GS}}{V_{P}}\right)^{2},\,g_{m_{0}}=\frac{2I_{DSS}}{|V_{P}|}\right)\)과 \(\displaystyle r_{e}=\frac{26\text{mV}}{I_{E}}\)는 직류해석으로 구한다.

교류해석을 하면 \(V_{o_{1}}=(-g_{m}V_{gs})(R_{D}||R_{1}||R_{2}||\beta r_{e})\), \(V_{i_{1}}=V_{gs}\)이므로, \(\displaystyle A_{v_{1}}=\frac{V_{o_{1}}}{V_{i_{1}}}=-g_{m}(R_{D}||R_{1}||R_{2}||\beta r_{e})\)이고, \(V_{o_{2}}=R_{C}(-\beta I_{b})\), \(V_{i_{2}}=I_{b}(\beta r_{e})\)이므로 \(\displaystyle A_{v_{2}}=\frac{V_{o_{2}}}{V_{i_{2}}}=-\frac{R_{C}}{r_{e}}\)이다. 그러면 \(\displaystyle A_{v}=A_{v_{1}}A_{v_{2}}\), \(V_{o}=A_{v}V_{i}\)이고 \(Z_{i}=R_{G}\), \(Z_{o}=R_{C}\)이다.

능동부하를 갖는 MOS증폭기:

1. 증가형 부하소자를 갖는 NMOS 증폭기

위의 회로에서 \(V_{gsD}=V_{i}\), \(V_{gsL}=-V_{o}\)이므로 \(V_{o}=(g_{mL}V_{gsL}-g_{mD}V_{gsD})(r_{oD}||r_{oL})\)이고 \(V_{o}[1+g_{mL}(r_{oD}||r_{oL})]=-g_{mD}(r_{oD}||r_{oL})V_{i}\)이므로 \(\displaystyle A_{v}=\frac{V_{o}}{V_{i}}=-\frac{g_{mD}(r_{oD}||r_{oL})}{1+g_{mL}(r_{oD}||r_{oL})}=-g_{mD}\left(\frac{1}{g_{mL}}||r_{oD}||r_{oL}\right)\)이다.

2. 공핍형 부하소자를 갖는 NMOS증폭기

위의 회로에서 \(V_{gsD}=V_{i}\), \(V_{gsL}=0\)이므로 \(V_{o}=(g_{mL}V_{gsL}-g_{mD}V_{gsD})(r_{oD}||r_{oL})=(-g_{mD}V_{i})(r_{oD}||r_{oL})\)이고 따라서 \(\displaystyle A_{v}=\frac{V_{o}}{V_{i}}=-g_{mD}(r_{oD}||r_{oL})\)이다. 

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson

Microelectronics: Circuit Analysis and Design 4th edition, Neamen, McGraw-Hill