15. FET 특징과 소신호 모델

15. FET 특징과 소신호 모델

FET는 BJT와 다르게 입력저항이 크고, 전력소비가 적으며 크기가 작고 가볍다. 또한 입력전압으로 출력전류를 조절하는 전압제어 소자이다. 증가형 MOSFET는 디지털 회로와 전력소비가 낮아야 하는 CMOS 회로에 많이 사용된다. FET의 전압이득은 BJT보다 작으나 출력임피던스는 서로 비슷하다.

FET에서 입력전압(게이트-소스 전압) \(v_{GS}\)가 출력전류(드레인-소스(채널) 전류) \(i_{D}\)를 조절한다.(교류해석을 하기 때문에 소문자로 표기함)$$i_{D}=I_{DSS}\left(1-\frac{v_{GS}}{V_{p}}\right)^{2}\,(\text{Schokley Equation})$$에서 \(\Delta I_{D}=g_{m}\Delta V_{GS}\)이고 여기서 \(g_{m}\)은 트랜스 컨덕턴스이고 다음의 그래프로 결정한다.

위의 전달특성곡선에서 \(\displaystyle g_{m}=\frac{\Delta I_{D}}{\Delta V_{GS}}\)이고 조금 더 정확하게 구하자면 Schokley 방정식 \(\displaystyle i_{D}=I_{DSS}\left(1-\frac{v_{GS}}{V_{p}}\right)^{2}\)에서$$\begin{align*}g_{m}&=\frac{di_{D}}{dv_{GS}}=-2\frac{I_{DSS}}{V_{P}}\left(1-\frac{v_{GS}}{V_{p}}\right)=\frac{2I_{DSS}}{|V_{p}|}\left(1-\frac{V_{GS_{Q}}}{V_{P}}\right)\end{align*}$$이고 \(V_{GS}=0\)에서 위의 곡선의 기울기가 최대이다. \(V_{GS}=0\)일 때의 \(g_{m}\)값을 \(g_{m_{0}}\)이라 하면 \(\displaystyle g_{m_{0}}=\frac{2I_{DSS}}{|V_{P}|}\)이다. \(g_{m_{0}}\)의 값은 최대의 트랜스 컨덕턴스 값이고 동작점에 무관한 상수값을 가진다.

(\(V_{GS}\)의 값에 따른 \(g_{m}\)의 그래프)

\(g_{m}\)은 전달특성곡선의 동작점에서 계산하고 규격서에는 \(g_{f\,s}\)로 표기한다.

식 \(\displaystyle I_{D}=I_{DSS}\left(1-\frac{V_{GS}}{V_{P}}\right)^{2}\)에서 \(\displaystyle 1-\frac{V_{GS}}{V_{P}}=\sqrt{\frac{I_{D}}{I_{DSS}}}\)이고 \(\displaystyle g_{m}=g_{m_{0}}\left(1-\frac{V_{GS}}{V_{P}}\right)=g_{m_{0}}\sqrt{\frac{I_{D}}{I_{DSS}}}\)이다.

FET의 입력임피던스는 입력단이 거의 개방회로로 볼 수 있을 정도로 크다(\(Z_{i}=\infty\)) 

(참고로 JFET의 입력임피던스는 \(10^{9}\Omega\), MOSFET의 입력임피던스는 \(10^{12}\sim10^{15}\Omega\)다.)

입력임피던스가 크기 때문에 \(I_{i}=0\)이고 따라서 FET에서는 전류이득을 구하지 않는다.

출력임피던스는 아래의 그래프를 이용하여 구한다.

위의 그래프에서 \(\displaystyle Z_{o}=r_{d}=\frac{\Delta V_{GS}}{\Delta I_{D}}|_{V_{GS}=\text{constant}}\)(출력특성곡선에서 기울기의 역수)이고 \(\displaystyle Z_{o}=\frac{1}{g_{os}}=\frac{1}{y_{os}}\)로 나타낸다.

위의 그래프는 채널길이 변조효과에 따른 출력특성곡선을 나타낸 것이다. 이상적인 경우, 주어진 \(v_{GS}\)에 대하여 \(i_{D}\)는 \(v_{DS}\)와 무관하여 \(\displaystyle\frac{1}{r_{d}}=\frac{\partial i_{D}}{\partial v_{DS}}|_{v_{GS}=\text{constant}}=0\), 즉 \(r_{d}=\infty\)이다. 실제로 \(v_{DS}>V_{DS(\text{sat})}\)이면 pinch-off현상이 발생해 유효 채널길이가 감소(채널길이 변조)하여 전류가 증가한다. 이때의 \(i_{D}\)와 \(v_{DS}\)사이의 관계식은$$i_{D}=I_{DSS}\left(1-\frac{v_{GS}}{V_{P}}\right)(1+\lambda v_{DS})$$(여기서 \(\lambda\)는 채널길이 변조변수)이고 \(v_{DS}=-V_{A}\)일 때 \(i_{D}=0\)이 되므로 \(\displaystyle\lambda=-\frac{1}{v_{DS}}=\frac{1}{V_{A}}\)이고 $$\frac{1}{r_{d}}=\frac{\partial i_{D}}{\partial v_{DS}}|_{v_{GS}=\text{constant}}=\lambda I_{DSS}\left(1-\frac{V_{GS_{Q}}}{V_{P}}\right)^{2}\simeq\lambda I_{D_{Q}}$$이므로 출력저항은 \(\displaystyle r_{d}=\frac{1}{\lambda I_{D_{Q}}}=\frac{V_{A}}{I_{D_{Q}}}\)이다.

위의 회로는 교류해석 때 사용할 FET의 소신호 등가회로(하이브리드\(-\pi\) 모델)이다. 전압 \(V_{gs}\)가 걸리는 부분은 개방(입력저항이 무한대)된 상태이고 \(g_{m}V_{gs}\)는 전압에 의해 조절되는 종속전류원, \(r_{d}=r_{ds}\)는 교류 출력저항(드레인-소스 사이의 저항)이다. 

위의 회로는 앞에서 언급한 교류 등가회로와 다른 등가회로(T모델)이다.

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson

http://www.ittc.ku.edu/~jstiles/312/handouts/Drain%20Output%20Resistance.pdf

http://slideplayer.com/slide/8551880/