Loading [MathJax]/jax/output/HTML-CSS/jax.js

반응형

6. 공통 베이스 회로



위에서 왼쪽의 회로는 공통 베이스 회로이고 오른쪽의 회로는 왼쪽 회로의 교류해석을 위한 회로다. 공통 베이스 회로의 특징은 입력임피던스의 값이 낮고 출력임피던스의 값이 높다는 점이며 또한 전류이득이 1보다 작거나 같고, 전압이득이 매우 큰 값이 특징이다.

Zi=ViIi=RE||re이고 Vi=0이라 하면 Ie=0이 되어 Zo=RC이다. 전압이득을 구하자. Vo=IoRC=αIeRC, Io=αIe, Vi=Iere이므로 Av=VoVi=αIeRCIere=αRCreRCre이다. 마지막으로 전류이득을 구하면 Ie=RERE+reIi이므로 Ai=IoIi=IoIeIeIi=αRERE+re(REre이면 Ai=α1)이다.

위의 회로는 앞의 공통 베이스 회로에서 출력저항을 고려한 회로다. 이 경우 Zi=RE||re이고 Vi=0이라 하면 Ie=0이 되고 따라서 Zo=VoIo=ro||RC이다. 전압이득을 구하면 Vo=αIe(ro||RC), Vi=Iere이므로 Av=VoVi=αIe(ro||RC)Iere=α(ro||RC)rero||RCre이다. 마지막으로 전류이득을 구하면 Io=roro+RC(αIe), Ie=RERE+reIi이므로 Ai=IoIi=IoIeIeIi=αroro+RCRERE+ro이다.


위의 회로는 맨 위의 공통 베이스 회로는 CE(공통 이미터) re모델로 대치한 것이다(출력저항은 ro=). 이 경우 Vi=Ibβre, Ie=(1+β)Ib이므로 Zb=ViIe=Ibβre(1+β)Ib=β1+βre=αrere, Zi=RE||re이고 Vi=0이라 하면 Vi=Ibβre=0이 되어 Zo=RC이다. 전압이득을 구하면 Vi=Ibβre, Vo=IoRC=βIbRC이므로 Av=VoVi=βIbRCIbβre=RCre이고 전류이득을 구하면 ViRE=Ii+Ie이므로 IbβreRE=Ii+(1+β)Ib이고 REIi=[βre+(1+β)RE]Ib, Ib=REβre+(1+β)REIi Io=βIb이므로 Ai=IoIi=IoIbIbIi=βREβre+(1+β)RE=αREαre+REREre+RE이다. 이것은 내부저항을 고려하지 않은 CB등가회로(맨 위쪽의 오른쪽 회로)의 결과와 같다.


참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Neshelsky, Pearson

반응형
Posted by skywalker222