[아날로그전자회로실험] 4. 공통 소스 FET 증폭기

[아날로그전자회로실험] 4. 공통 소스 FET 증폭기

1. 실험목적

공통 소스(자기 바이어스) FET 증폭기의 직류 바이어스 해석을 한 다음, 그 결과를 이용하여 증폭기의 전압이득 $A_{v}$, 입력 임피던스 $Z_{i}$, 출력 임피던스 $Z_{o}$를 구한다.

2. 실험이론

FET의 교류해석은 다음의 교류등가모델을 이용하여 해석한다. 이 FET의 교류등가모델은 모든 FET(JFET, MOSFET, MESFET 등)에 대해 적용가능하다.

위의 FET 교류등가모델에서 $\displaystyle g_{m}=\frac{2I_{DSS}}{|V_{p}|}\left(1-\frac{V_{GS_{Q}}}{V_{p}}\right)$이다.

(왼쪽: 공통 소스 FET 증폭기, 오른쪽: 공통 소스 FET 증폭기에 FET 교류 등가모델을 적용한 회로)

위의 FET 회로는 본 실험에서 다룰 공통 소스 FET 증폭기 회로이고, 소스 단자에 바이패스 커패시터 $C_{S}$가 연결되어 있어서 이 증폭기의 전압이득 $A_{v}$와 입력 임피던스 $Z_{i}$, 출력 임피던스 $Z_{o}$는 $$A_{v}=-g_{m}(r_{d}||R_{D}),\,Z_{i}=R_{G},\,Z_{o}=r_{d}||R_{D}$$ 이고, $r_{d}$를 무시하면($r_{d}=\infty\Omega$), $$A_{v}=-g_{m}R_{D},\,Z_{i}=R_{G},\,Z_{o}=R_{D}$$ 이다.

*본 실험에서 $r_{d}$의 영향은 고려하지 않는다.

3. 실험

1) 실험장비 및 부품

오실로스코프, DMM, 함수발생기, 직류전원, $510,\,1\text{k},\,2.4\text{k},\,10\text{k},\,1\text{M}\Omega$저항, $15\mu,\,100\mu\text{F}$ 커패시터, J2N3823 FET(또는 등가의 FET)

(FESTO 社의 FET 증폭기 실험장비)

2) 실험과정

드레인 포화 전류 $I_{DSS}$와 핀치 오프 전압 $V_{p}$의 측정

*커브 트레이서가 있으면 커브 트레이서를 이용하여 $I_{DSS}$와 $V_{p}$의 값을 측정하고, 그렇지 않으면 다음 과정을 통해서 구한다.

(1) 다음 그림대로 회로를 구성하고($V_{DD}=20\text{V},\,R_{G}=1\text{M}\Omega,\,R_{D}=510\Omega,\,R_{S}=0\Omega$)

드레인 입력단자 전압 $V_{D}$를 측정한 다음, 식 $$I_{D}=\frac{V_{DD}-V_{D}}{R_{D}}$$ 를 이용하여 드레인 전류 $I_{D}$를 계산한다.

이 값은 $V_{GS}=0\text{V}$일 때의 드레인 전류이므로 $I_{D}=I_{DSS}$이다.

(2) $R_{S}=1\text{k}\Omega$ 저항을 연결하고(아래 그림 참고)

$V_{GS}$와 $V_{D}$를 측정하고, 다음의 식 $$I_{D}=\frac{V_{DD}-V_{D}}{R_{D}},\,V_{p}=\frac{V_{GS}}{\displaystyle1-\sqrt{\frac{I_{D}}{I_{DSS}}}}$$ 를 이용하여 $I_{D}$와 $V_{p}$의 식을 계산한다.

공통 소스 직류 바이어스

(1) 아래 그림대로 회로를 구성하고($R_{G}=1\text{M}\Omega,\,R_{S}=510\Omega,\,R_{D}=2.4\text{k}\Omega,\,V_{DD}=20\text{V}$)

앞 실험에서 얻은 $I_{DSS}$와 $V_{p}$의 값을 이용하여 다음의 두 연립방정식 $$I_{D}=I_{DSS}\left(1-\frac{V_{GS}}{V_{p}}\right)^{2},\,V_{GS}=-I_{D}R_{S}$$ 를 연립하여 얻은 2차방정식 $$\begin{align*}&\frac{I_{DSS}R_{S}}{V_{p}^{2}}V_{GS}^{2}+\left(1-\frac{2I_{DSS}R_{S}}{V_{p}}\right)V_{GS}+I_{DSS}R_{S}=0\\&\frac{I_{DSS}R_{S}^{2}}{V_{p}^{2}}I_{D}^{2}+\left(\frac{2I_{DSS}R_{S}}{V_{p}}-1\right)I_{D}+I_{DSS}=0\end{align*}$$ 중 하나를 선택해서 공학용 계산기를 이용하여 $V_{GS},\,I_{D}$의 값을 구하고, 식 $$V_{D}=V_{DD}-I_{D}R_{D}$$ 를 이용하여 $V_{D}$를 계산한다.

(2) DMM을 이용하여 직류 바이어스 전압 $V_{G},\,V_{S},\,V_{D},\,V_{GS}$를 측정하고, 식 $$I_{D}=\frac{V_{S}}{R_{S}}$$ 를 이용해 $I_{D}$를 계산한다. 이때 $V_{D}$는 DMM으로 측정한 전압값이다. 계산한 $I_{D}$값을 실험 (1)의 값과 비교한다.

공통 소스 증폭기

(1) 다음의 회로는 본 실험의 실험대상인 공통 소스 증폭기 회로이다.

위 회로에 대한 전압이득 $A_{v}=-g_{m}R_{D}$를 계산하는데 여기서 $$g_{m}=\frac{2I_{DSS}}{|V_{p}|}\left(1-\frac{V_{GS}}{V_{p}}\right)$$ 이고, $I_{DSS},\,V_{p}$측정실험에서 얻은 $I_{DSS},\,V_{p}$의 값과 직류 바이어스 실험에서 얻은 $V_{GS}$의 값을 대입해서 구한다.

(2) 주파수가 $1\text{kHz}$이고, $V_{\text{sig}}=100\text{mV}$인 입력을 연결한 후, DMM을 이용하여 출력전압 $V_{o}$를 측정하고, 이 값을 이용하여 증폭기의 전압이득 $\displaystyle A_{v}=\frac{V_{o}}{V_{\text{sig}}}$를 계산한다. 이때 이 값을 실험 (1)의 값과 비교한다.

(3) 입력 임피던스와 출력 임피던스의 값은 각각 $Z_{i}=R_{G},\,Z_{o}=R_{D}$이다. 이 값들을 기록한다.

(4) $R_{x}=1\text{M}\Omega$저항을 입력신호 $V_{\text{sig}}$와 $C_{1}$ 커패시터 사이에 연결한다.(아래그림 참고)

이 상태에서 $V_{i}$를 측정하고, 다음의 식 $$V_{i}=\frac{Z_{i}}{Z_{i}+R_{x}}V_{\text{sig}}$$ 을 이용하여 얻은 식 $$Z_{i}=\frac{V_{i}}{V_{\text{sig}}-V_{i}}R_{x}$$ 를 이용하여 $Z_{i}$를 계산한 후, 저항 $R_{x}$를 제거한다.

(5) 실험 (4)의 저항 $R_{x}$가 제거된 상태에서 $V_{o}$를 측정하고 출력단에 부하 저항 $R_{L}=10\text{k}\Omega$를 연결한 다음, 부하저항에 걸리는 전압 $V_{L}$을 측정하고, 다음의 식 $$V_{L}=\frac{R_{L}}{Z_{o}+R_{L}}V_{o}$$ 를 이용하여 얻은 식 $$Z_{o}=\frac{V_{o}-V_{L}}{V_{L}}R_{L}$$ 을 이용하여 $Z_{o}$를 계산한다.

(6) 실험 (4), (5)에서 얻은 $Z_{i},\,Z_{o}$의 값들을 실험 (1)의 값과 비교한다.

Pspice 시뮬레이션

공통 소스 FET 증폭기 회로. 유동(floating)을 방지하기 위해 $V_{o}$ 단자에 $1\text{M}\Omega$ 저항을 연결했고, FET는 J2N4393 JFET를 사용했다.

입력과 출력 파형.

전압이득 측정.

입력 임피던스 측정. FET는 입력 임피던스가 크다.

출력 임피던스를 구하기 위한 회로.

출력 임피던스 측정.

참고자료:

Laboratory Manual to accompany Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Monssen, Pearson

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson

https://www.labvolt.com/solutions/2_electronics/40-91010-20_fet_fundamentals

https://slideplayer.com/slide/9693875/