34. 741연산증폭기의 교류해석

34. 741연산증폭기의 교류해석

다음은 μA741연산증폭기의 내부 회로도이다.

741연산증폭기의 교류해석:

(1) 입력단 부분

\(Q_{3},\,Q_{4}\)의 베이스에 연결된 정전류원의 저항은 무한대로 가정한다. \(R_{\text{act}1}\)은 \(Q_{6}\)에 대한 능동부하(IC칩의 면적을 줄이기 위해 전류원을 부하로 사용)이고 \(R_{i2}\)는 입력단의 입력저항이다.

차동전압이득은 \(\displaystyle A_{d}=\frac{v_{o1}}{v_{d}}=-\frac{r_{o4}||R_{\text{act}1}||R_{i2}}{r_{e4}}\)이고 \(\displaystyle R_{\text{act}1}=r_{o6}\left[1+\frac{R_{2}||\beta r_{e6}}{r_{e6}}\right]\)(이미터 저항이 \(R_{2}\)일 때 컬렉터에서 바라본 저항), \(R_{i2}=\beta r_{e16}+(1+\beta)R_{E}\), \(R_{E}=R_{9}||[\beta r_{e17}+(1+\beta)R_{8}]\)이다.

(2) 이득단 부분

\(R_{\text{act}2}\)는 \(Q_{13}\)에 대한 능동부하이고, \(R_{i3}\)은 출력단의 입력저항이다.

\(\displaystyle i_{b16}=\frac{v_{o1}}{R_{i2}}\), \(\displaystyle i_{b17}=\frac{R_{9}}{R_{9}+[\beta r_{e17}+(1+\beta)R_{8}]}i_{e16}\), \(v_{o2}=-i_{c17}(R_{\text{act}2}||R_{i3}||R_{o17})\)이고 여기서 \(R_{o17}\)은 \(Q_{17}\)의 컬렉터에서 바라본 출력저항이고 \(\displaystyle R_{o17}=r_{o17}\left[1+\frac{R_{8}||\beta r_{e17}}{r_{e17}}\right]\simeq r_{o17}\)이다.

위 세개의 식들을 종합하면$$A_{v2}=\frac{v_{o2}}{v_{o1}}=-\frac{\beta(1+\beta)R_{9}(R_{\text{act}2}||R_{i3}||R_{o17})}{R_{i2}\{R_{9}+[\beta r_{e17}+(1+\beta)R_{8}]\}}$$이고 \(R_{\text{act}2}=r_{o13B}\)이다. 

(3) 출력단 부분

\(Q_{20}\)은 활성영역에서, \(Q_{14}\)는 차단영역에서 동작한다고 하자. \(R_{i3}=\beta_{p}r_{e22}+(1+\beta_{p})(R_{19}||R_{20})\)이고 \(R_{19}\)는 \(Q_{19},\,Q_{18}\)의 이미터에서 바라본 저항과 \(Q_{13A}\)에서 바라본 저항의 직렬연결이고 이때 \(Q_{13A}\)에서 바라본 저항의 값이 훨씬 크다.(\(R_{19}=R_{13A}=r_{o13A}\), \(R_{20}=\beta_{p}r_{e20}+(1+\beta_{p})R_{L}\,(R_{L}\gg R_{7})\))

(4) 전체 이득과 출력저항

전체이득은 \(A_{v}=A_{d}A_{v2}A_{v8}=(-636)(-285)(1)=181,260\)(연산증폭기의 전형적인 이득은 \(200,000\))이다. \(Q_{20}\)은 활성영역, \(Q_{14}\)는 차단영역에서 동작한다고 하자. 출력저항은

\(R_{o}=R_{7}+R_{e20}\), \(\displaystyle R_{e20}=\frac{\beta_{p}r_{e20}+(R_{e22}||R_{c19})}{1+\beta_{p}}\), \(R_{c19}=R(Q_{18},\,Q_{19})+R_{c13A}\simeq R_{c13A}\),

\(\displaystyle R_{e22}=\frac{\beta_{p}r_{e22}+(R_{c17}||R_{c13B})}{1+\beta_{p}}\), \(R_{c13B}=r_{o13B}\), \(\displaystyle R_{c17}=r_{o17}\left[1+\frac{(R_{8}||\beta r_{e17})}{r_{e17}}\right]\)이다.

커패시터 \(C_{1}\)의 칩 면적은 npn트랜지스터의 면적의 13배이고, 이득단의 입력 커패시터 값은 \(C_{i}=C_{1}(1+|A_{v2}|)\)이며

\(\displaystyle f_{PD}=\frac{1}{2\pi R_{eq}C_{i}}\)(우세 저주파 극)이다.

여기서 \(R_{eq}\)는 둘째단의 입력에 연결된 저항으로 \(R_{eq}=R_{o1}||R_{i2}\)이고 \(R_{i2}\)는 이득단의 입력저항, \(R_{o1}\)은 차동증폭기 단의 출력저항이고 \(R_{o1}=R_{\text{act}1}||r_{o4}\)이다. 

참고자료:

Microelectronic Circuit Analysis and Design 4th edition, Neamen, McGraw-Hill