30. 연산증폭기(2: 차동증폭기(2))

30. 연산증폭기(2: 차동증폭기(2))

2. 차동 교류전압이득: \(V_{i_{1}}=-V_{i_{2}}\)이므로 \(V_{o_{1}}=-V_{o_{2}}\)이고 \(-\beta I_{b_{1}}R_{C}=\beta I_{b_{2}}R_{C}\)이므로 \(I_{b_{1}}=-I_{b_{2}}\)

\(V_{i_{1}}=r_{i_{1}}I_{b_{1}}+(1+\beta_{1})I_{b_{1}}R_{E}+(1+\beta_{2})I_{b_{2}}R_{E}\), \(V_{i_{2}}=r_{i_{2}}I_{b_{2}}+(1+\beta_{1})I_{b_{1}}R_{E}+(1+\beta_{2})I_{b_{2}}R_{E}\)이고

\(V_{o_{1}}=-\beta_{1}I_{b_{1}}R_{C}\), \(V_{o_{2}}=-\beta_{2}I_{b_{2}}R_{C}\)이므로 \(V_{d}=V_{i_{1}}-V_{d_{2}}=r_{i_{1}}I_{b_{1}}-r_{i_{2}}I_{b_{2}}=r_{i_{1}}I_{b_{1}}-r_{i_{2}}(-I_{b_{1}})=I_{b_{1}}(r_{i_{1}}+r_{i_{2}})\)$$\begin{align*}A_{d_{1}}&=\frac{V_{o_{1}}}{V_{d}}=\frac{I_{b_{1}}}{V_{d}}\frac{V_{d}}{I_{b_{1}}}=\frac{1}{r_{i_{1}}+r_{i_{2}}}(-\beta_{1}R_{C})\\A_{d_{2}}&=\frac{V_{o_{2}}}{V_{d}}=\frac{I_{b_{2}}}{V_{d}}\frac{V_{o_{2}}}{I_{b_{2}}}=\frac{1}{-(r_{i_{1}}+r_{i_{2}})}(-\beta_{2}R_{C})\end{align*}$$이다. 만약 \(r_{i_{1}}=r_{i_{2}}=r_{i}\), \(\beta_{1}=\beta_{2}=\beta\)이면, \(\displaystyle A_{d_{1}}=\frac{-\beta R_{C}}{2r_{i}}=-\frac{R_{C}}{2r_{e}}\), \(\displaystyle A_{d_{2}}=\frac{R_{C}}{2r_{e}}\)이다.

3. 공통모드 교류전압이득: \(V_{i_{1}}=V_{i_{2}}=V\)이므로 \(V_{o_{1}}=V_{o_{2}}\)이고 \(I_{b_{1}}=I_{b_{2}}=I_{b}\)

$$\begin{align*}V_{i}&=r_{i_{1}}I_{b_{1}}+(1+\beta_{1})I_{b_{1}}R_{E}+(1+\beta_{2})I_{b_{2}}R_{E}\\&=r_{i}I_{b}+2(1+\beta)I_{b}R_{E}=I_{b}\{r_{i}+2(1+\beta)R_{E}\}\end{align*}$$, \(V_{o_{1}}=-\beta_{1}I_{b_{1}}R_{C}=-\beta I_{b}R_{C}\), \(V_{o_{2}}=-\beta_{2}I_{b_{2}}R_{C}=-\beta I_{b}R_{C}\)이고, 공통전압이 \(\displaystyle V_{c}=\frac{V_{i_{1}}+V_{i_{2}}}{2}=V_{i}\)이므로$$\begin{align*}A_{c_{1}}&=\frac{V_{o_{1}}}{V_{c}}=\frac{I_{b}}{V_{c}}\frac{V_{o_{1}}}{I_{b}}=\frac{1}{r_{i}+2(1+\beta)R_{E}}(-\beta R_{C})=-\frac{R_{C}}{r_{e}+2R_{E}\frac{(1+\beta)}{\beta}}\simeq-\frac{R_{C}}{2R_{E}}\\A_{c_{2}}&=\frac{V_{o_{2}}}{V_{c}}=A_{c_{1}}\end{align*}$$이다.

앞서 언급했듯이 공통모드 제거비는 공통모드이득에 대한 차동모드이득의 비로 정의되고 이를 \(\displaystyle\text{CMRR}=\left|\frac{A_{d}}{A_{c}}\right|\)로 나타낸다. 이때$$\text{CMRR}=\left|\frac{A_{d}}{A_{c}}\right|=\frac{\frac{R_{C}}{2r_{e}}}{\frac{\beta R_{C}}{r_{i}+2(1+\beta)R_{E}}}=\frac{\beta r_{e}+2(1+\beta)R_{E}}{2\beta r_{e}}\simeq\frac{R_{E}}{r_{e}}$$이므로 \(R_{E}\)의 값이 클수록 좋다(\(A_{c}\)가 감소하기 때문). 그러나 \(R_{E}\)가 너무 커지면 \(\displaystyle I_{E}\simeq\frac{V_{EE}}{R_{E}}\)가 작아져서 트랜지스터가 작동하지 않게되는 문제가 발생한다. 이에 대한 대책으로 저항 \(R_{E}\)대신 정전류원을 사용해 전류도 제공하고 저항도 크게 해서 문제를 해결할 수 있다.

\(R_{E}\)대신 정전류원이 연결된 차동증폭기 회로. 파란색 상자 내부가 정전류원이다. 정전류원에서 직류해석은 다음과 같다.

\(\displaystyle V_{B_{3}}=\frac{R_{2}}{R_{1}+R_{2}}(-V_{EE})\), \(V_{E_{3}}=V_{B_{3}}-V_{BE}=V_{B_{3}}-0.7\text{V}\)

\(\displaystyle I_{E_{3}}=\frac{V_{E_{3}}-(-V_{EE})}{R_{3}}=\frac{V_{EE}+V_{B_{3}}-0.7}{R_{3}}=I_{C_{3}}\), \(\displaystyle\frac{I_{C_{3}}}{2}=I_{E_{1}}=I_{E_{2}}\)

\(Q_{3}\)의 컬렉터(정전류원 BJT의 컬렉터)에서 바라본 저항을 구하자(위의 회로는 정전류원 부분이다). \(\displaystyle I_{b}=\frac{-R_{E}}{R_{E}+(R_{1}+\beta r_{e})}I\)이므로$$\begin{align*}I&=\beta I_{b}+h_{oe}(V-V_{R_{E}})=\beta I_{b}-h_{oe}V_{R_{E}}+h_{oe}V\\&=\beta I_{b}+h_{oe}(R_{1}+\beta r_{e})I_{b}+h_{oe}V=\{\beta+h_{oe}(R_{1}+\beta r_{e})\}I_{b}+h_{oe}V\\&=-\frac{\beta+h_{oe}(R_{1}+\beta r_{e})}{R_{E}+(R_{1}+\beta r_{e})}R_{E}I+h_{oe}V\end{align*}$$이고$$\begin{align*}Z_{o}&=\frac{V}{I}=\frac{1}{h_{oe}}\left(1+\frac{\beta+h_{oe}(R_{1}+\beta r_{e})}{1+\frac{R_{1}+\beta r_{e}}{R_{E}}}\right)\end{align*}$$이다. 여기서 \(R_{1}\)자리에 \(R_{1}\)을 \(R_{1}||R_{2}\)로, \(R_{E}\)를 \(R_{3}\)으로 대치하면 \(\displaystyle Z_{o}=\frac{1}{h_{oe}}\left(1+\frac{\beta+h_{oe}((R_{1}||R_{2})+\beta r_{e})}{1+\frac{((R_{1}||R_{2})+\beta r_{e})}{R_{3}}}\right)\)이고 이 값은 매우 큰 값이다. 여기서 구한 \(Z_{o}\)가 원래 차동증폭기 회로의 \(R_{E}\)의 역할을 한다.

위의 그림에서 왼쪽은 BiFET 차동증폭기 회로로 차동증폭기 회로에 BJT(전류원)와 JFET(입력)를 사용한 회로이며 입력저항이 크다. 오른쪽은 BiMOS 차동증폭기 회로로 차동증폭기 회로에 BJT(전류원)와 MOSFET(입력)를 사용한 회로이며 BiFET보다 입력저항이 크다.

위의 회로는 CMOS 인버터 회로로 차동증폭기 회로에 nMOS와 pMOS를 사용한 회로이다.

위의 그림은 앞의 CMOS회로에 각각 \(0\text{V}\)와 \(5\text{V}\)를 인가했을 때의 출력을 나타낸 회로이다.

(1) \(0\text{V}\)입력: 

nMOS(\(Q_{1}\)): \(V_{GS}=V_{i}-0\text{V}=0\text{V}-0\text{V}=0\text{V}\)

pMOS(\(Q_{2}\)): \(V_{GS}=V_{i}-(+5\text{V})=0\text{V}-5\text{V}=-5\text{V}\)

이므로 nMOS 트랜지스터 \(Q_{1}\)은 OFF, pMOS 트랜지스터 \(Q_{2}\)는 ON이 되어 \(V_{o}=+5\text{V}\)이다.

(2) \(+5\text{V}\)입력:

nMOS(\(Q_{1}\)): \(V_{GS}=V_{i}-0\text{V}=+5\text{V}-0\text{V}=+5\text{V}\)

pMOS(\(Q_{2}\)): \(V_{GS}=V_{i}-(+5)\text{V}=+5\text{V}-5\text{V}=0\text{V}\)

이므로 nMOS 트랜지스터 \(Q_{1}\)은 ON, pMOS 트랜지스터 \(Q_{2}\)는 OFF가 되어 \(V_{o}=0\text{V}\)이다.

참고자료:

Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Pearson