33. 741연산증폭기의 직류해석

33. 741연산증폭기의 직류해석

다음은 μA741 연산증폭기의 내부 회로도이다.

741 연산증폭기의 직류해석:

(1) 입력단과 바이어스 회로부분

\(\displaystyle I_{REF}=\frac{V^{+}-V_{EB12}-V_{BE11}-V^{-}}{R_{5}}\)이고 \(Q_{10},\,R_{4},\,Q_{11}\)은 Widlar 전류원(여기참고)을 형성하므로 \(I_{C_{10}}\)을 제공한다.

\(\displaystyle I_{REF}=\simeq I_{C_{11}}=I_{S}e^{\frac{V_{BE_{11}}}{V_{T}}}\)이므로 \(\displaystyle V_{BE_{11}}=V_{T}\ln\left(\frac{I_{REF}}{I_{S}}\right)\)이고, \(\displaystyle I_{C_{10}}=I_{S}e^{\frac{V_{BE_{10}}}{V_{T}}}\)이므로 \(\displaystyle V_{BE_{10}}=V_{T}\ln\left(\frac{I_{C_{10}}}{I_{S}}\right)\)이다. 그러면 \(V_{BE_{11}}-V_{BE_{10}}=V_{T}\ln\left(\frac{I_{REF}}{I_{C_{10}}}\right)=I_{C_{10}}R_{4}\)이다. 여기서 베이스 전류를 무시하면 \(I_{C_{8}}=I_{C_{9}}=I_{C_{10}}\)이다.

\(Q_{1}\sim Q_{4}\)의 동작점 컬렉터 전류는 \(\displaystyle I_{C_{1}}=I_{C_{2}}=I_{C_{3}}=I_{C_{4}}=\frac{I_{C_{8}}}{2}=\frac{I_{C_{10}}}{2}\)이고 베이스 전류를 무시하면$$I_{C_{5}}=I_{C_{6}}=I_{C_{3}}=I_{C_{4}},\,I_{C_{7}}=I_{E_{7}}=\frac{2}{\beta}I_{C_{6}}+\frac{V_{BE_{6}}+I_{C_{6}}R_{2}}{R_{3}}$$이다. \(I_{C}\)를 알 때 \(\displaystyle V_{BE_{6}}=V_{T}\ln\left(\frac{I_{6}}{I_{S}}\right)\).

\(Q_{1}\sim Q_{7}\)은 입력단이고 \(Q_{8}\sim Q_{10}\)은 바이어스를 제공한다. \(Q_{1},\,Q_{2}\)는 높은 입력저항을 제공하고 차동입력을 \(Q_{3},\,Q_{4}\)의 차동 공통 베이스 증폭기에 전달한다. \(Q_{3},\,Q_{4}\)는 pnp이고 최대 역방향 \(V_{BE}\)는 \(50\text{V}\)이고, 공급전원이 입력에 연결될 때 \(Q_{1},\,Q_{2}\)(npn이고 최대 역방향 \(V_{BE}\)는 \(7\text{V}\))를 보호한다.

\(Q_{5},\,Q_{6},\,Q_{7}\)과 \(R_{1},\,R_{2},\,R_{3}\)는 입력단의 능동부하로 작용하고, 부하저항이 크고 차동형태를 단일 출력형태(\(v_{C_{6}}\))로 변환시킨다.

입력단의 직류전류들이 정확히 균형이 이루어진다고 가정하면 \(Q_{6}\)의 컬렉터 전압(둘째단의 입력)은 \(Q_{5}\)의 컬렉터 전압과 같다. \(V_{C_{6}}=V_{BE_{7}}+V_{BE_{6}}+I_{C_{6}}R_{2}+V^{-}\)이고 \(Q_{8},\,Q_{9}\)는 전류거울이다. 

(2)이득단 부분

이득단은 \(Q_{16},\,Q_{17},\,Q_{13B}\)와 \(R_{8},\,R_{9}\)로 구성되어 있는데 \(Q_{12},\,Q_{13}\)은 두개의 출력을 갖는 전류거울이고 이때 \(Q_{13A}\)는 출력단에 바이어스 전류를 제공하고, \(Q_{13B}\)는 \(Q_{17}\)에 바이어스 전류를 제공한다. \(Q_{13B}\)의 컬렉터 전류는 \(Q_{12}\)의 컬렉터 전류(\(I_{REF}\))의 \(0.75\)배 즉, \(I_{C_{13B}}=0.75I_{REF}=I_{C_{17}}\)이고 \(\displaystyle I_{C_{16}}=I_{E_{16}}=I_{B_{17}}+\frac{I_{E_{17}}R_{8}+V_{BE_{17}}}{R_{9}}\)이다.

\(Q_{16}\)은 입력저항이 크며 입력단에 대한 부하효과가 감소하고 \(Q_{17}\)은 능동부하와 높은 이득을 갖는다.

(3) 출력단 부분

여기서 단락보호회로는 생략되었고, \(R_{L}\gg R_{6},\,R_{7}\)이라고 가정한다.

전류원 \(Q_{13A}\)는 \(Q_{18},\,Q_{19}\)에 바이어스 전류(\(I_{\text{Bias}}\))를 공급하고 입력신호는 \(Q_{22}\)의 베이스에 인가된다.

\(Q_{18},\,Q_{19}\)는 \(Q_{14},\,Q_{20}\)의 두 베이스 단자 사이에 전압 \(2V_{BE}\)를 제공한다(AB증폭기).

\(I_{C_{13A}}=0.25I_{REF}=I_{\text{Bias}}\)이고 \(I_{C_{22}}=I_{\text{Bias}}\), \(\displaystyle I_{C_{18}}=\frac{V_{BE_{19}}}{R_{10}}\)이며 \(I_{C_{19}}=I_{\text{Bias}}-I_{C_{18}}\)이다.

입력신호 \(v_{I}\)가 증가(+부호)하면 \(V_{BB}\)가 일정해서 \(Q_{14}\)의 베이스 전압이 증가(+부호)하고 따라서 출력전압은 입력신호와 동일한 비율로 증가한다(\(Q_{20}\)은 OFF, \(Q_{14}\)는 ON).

출력단의 전압이득은 \(1\)(전력증폭기)이고 큰 교류전류 때문에 \(Q_{14},\,Q_{20}\)의 면적은 보통적인 것의 3배이다.

(4) 단락 보호회로 부분

출력단이 단락되면 \(Q_{14}\)의 컬렉터에 과도한 전류가 흘러서 \(Q_{14}\)가 파괴된다. 정상상태에서 \(R_{6},\,R_{7},\,Q_{15},\,Q_{21},\,Q_{23},\,Q_{24}\)는 OFF이다.

정상상태에서 \(Q_{15},\,Q_{21}\)은 OFF이고 \(V_{BE_{15}}=I_{E_{14}}R_{6}\)이며 단락 보호시 \(Q_{15},\,Q_{21}\)둘 중 하나만 ON(\(v_{O}\)가 +이면 \(Q_{15}\)가 ON, \(v_{O}\)가 -이면, \(Q_{21}\)이 ON)이다.

\(R_{6}\)과 \(Q_{15}\)는 단락회로에서 \(Q_{14}\)에 흐르는 전류를 제한하고, \(Q_{20}\)의 최대전류는 \(R_{7},\,Q_{21},\,Q_{24}\)에 의해 제한된다. 

참고자료:

Microelectronics Circuit Analysis and Design 4th edition, Neamen, McGraw-Hill