7. 연산증폭기

7. 연산증폭기

배경: 1940년대에 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분연산을 하기 위해 진공관으로 구성한 기초적인 회로가 구성되었고, 이 회로를 이용하여 복잡한 미분방정식을 풀기 위한 아날로그 컴퓨터를 구성할 수 있었다.

                       진공관으로 구성된 연산증폭기             LMV321 연산증폭기                LMC6035 연산증폭기

이상적인 연산증폭기

이상적인 연산증폭기의 규칙 1. 두 입력단자 중 어느 단자에서도 전류가 흐르지 않는다. (\(i_{a}=i_{b}=0\)) 2. 두 입력단자 사이에는 전위차가 없다. \(v_{a}=v_{b}\) *연산증폭기의 두 입력단자가 물리적으로 서로 단락되었음을 의미하지 않는다.

실제 연산증폭기의 전기적 기호로 입력단자의 -부분은 반전입력단자, +부분은 비반전 입력단자이다.

다음은 실제 연산증폭기의 내부회로이다.

연산증폭기의 해석은 대체로 입력단자에서 시작해서 차례로 풀어나가는 것이 좋다.

이 회로(이 회로를 반전증폭기라 한다)에 있는 연산증폭기가 이상적일 때

규칙 1로부터 \(\displaystyle\frac{v_{a}-v_{in}}{R_{1}}+\frac{v_{a}-v_{out}}{R_{f}}=0\,\left(i=\frac{v_{in}-v_{a}}{R_{1}}=\frac{v_{a}-v_{out}}{R_{f}}\right)\)

규칙 2로부터 \(v_{a}=v_{b}=0\)

따라서 \(\displaystyle v_{out}=-\frac{R_{f}}{R_{1}}v_{in}\)

이 회로는 합산증폭기이고 여기에 있는 연산증폭기는 이상적이다.

규칙 1로부터 \(\displaystyle i_{1}=\frac{v_{1}-v_{a}}{R}\), \(\displaystyle i_{2}=\frac{v_{2}-v_{a}}{R}\), \(\displaystyle i_{3}=\frac{v_{3}-v_{a}}{R}\)

KCL로부터 \(i=i_{1}+i_{2}+i_{3}\)

또한 규칙 2로부터 \(v_{a}=v_{b}=0\)

이 결과들을 종합하면

\(\displaystyle v_{out}=-\frac{R_{f}}{R_{1}}(v_{1}+v_{2}+v_{3})\)

기본적인 연산증폭기 회로

이름	회로도	입-출력관계
반전 증폭기	1. \(\displaystyle\frac{v_{in}-v_{a}}{R_{1}}=\frac{v_{a}-v_{out}}{R_{f}}\) 2. \(v_{a}=v_{b}=0\)	\(\displaystyle v_{out}=-\frac{R_{f}}{R_{1}}v_{in}\)
비반전 증폭기	1. \(\displaystyle\frac{0-v_{in}}{R_{1}}=\frac{v_{a}-v_{out}}{R_{f}}\) 2. \(v_{a}=v_{in}\)	\(\displaystyle v_{out}=\left(1+\frac{R_{f}}{R_{1}}\right)v_{in}\)
전압 팔로워	1. - 2. \(v_{in}=v_{out}\)	\(v_{in}=v_{out}\)
합산 증폭기	(여백부족으로 생략)	\(\displaystyle v_{out}=-\frac{R_{f}}{R}(v_{1}+v_{2}+v_{3})\)
차동 증폭기	1. \(\displaystyle i_{1}=\frac{v_{1}-v_{a}}{R}=\frac{v_{a}-v_{out}}{R_{f}}=i\) 2. \(\displaystyle v_{a}=v_{b}=\frac{v_{2}}{2}\)	\(v_{out}=v_{2}-v_{1}\)

2단 연산증폭기의 해석: 먼저 마지막 단이 있는 파란색 사각형 바깥부터 해석한다.

\(\displaystyle0=\frac{v_{c}-v_{x}}{R_{1}}+\frac{v_{c}-v_{out}}{R_{2}}\left(\frac{v_{x}-v_{c}}{R_{1}}=\frac{v_{c}-v_{out}}{R_{2}}\right)\), \(v_{c}=0\)

(파란색 사각형 내부):

\(\displaystyle\frac{v_{a}-v_{x}}{R}=\frac{v_{1}-v_{a}}{R}=\frac{v_{2}-v_{a}}{R}\)

\(\displaystyle v_{out}=\frac{R_{2}}{R_{1}}\frac{R_{f}}{R}(v_{1}+v_{2})\)

(합산증폭기와 반전증폭기를 연결한 회로이다.)

참고자료:

Engineering Circuit Analysis 8th edition, Hayt, Kemmerly, Durbin, McGraw-Hill

https://commons.wikimedia.org/wiki/File:OpAmpTransistorLevel_Colored_Labeled.svg