1. 디지털의 개념, 집적회로(IC)의 종류

1. 디지털의 개념, 집적회로(IC)의 종류

아날로그(analog)는 연속신호를, 디지털(digital)은 이산신호이다. 다음의 그림은 시간-온도 그래프를 아날로그 방식과 디지털 방식으로 나타낸 것이다.

(아날로그)

(디지털)

디지털은 아날로그에 비해 데이터 처리 및 전송을 효율적이고 신뢰적으로 처리한다. 저장 면에서도 효율적이다. 예를 들어서 음악을 디지털 형태로 변환하면 아날로그보다 더 압축된 형태로 저장이 가능하며 완벽하게 재생할 수 있다. 또한 잡음의 영향을 거의 받지 않고 데이터의 양이 많아질수록 음질이 더욱 향상된다. 다만 이에 따른 저장용량이 필요하다.

다음은 아날로그 방식을 사용하는 확성기이다.

음성(또는 음파)이 마이크로 전달되면 음성 신호로 변환되어 선형증폭기에서 신호가 증폭이 되어 스피커로 큰 음량으로 출력된다. 

다음은 디지털, 아날로그 방식을 혼합하여 사용하는 CD플레이어이다.

음악 신호가 디지털 신호형태로 저장되어 있다. 레이저 다이오드 광시스템이 CD로부터 디지털 데이터를 디지털-아날로그 변환기로 전송하여 아날로그 신호로 변환한다. 그 다음으로 선형증폭기에 입력시켜서 신호를 증폭하여 스피커로 음악을 재생한다.

반대로 음악을 CD에 저장할 때는 이 과정의 반대 과정을 거치고 이때 디지털-아날로그 변환기 대신 아날로그-디지털 변환기가 사용된다.

*mp3는 여러가지 형태의 음악파일을 메모리에 저장한 후, 재생하는 장치이고, mp3 파일은 디지털로 변환된 음악 데이터를 압축한 형태로 나타낸 것이다. 

디지털 시스템에서는 두가지의 상태(HIGH, LOW)만을 갖는 회로, 시스템을 다루기 때문에 2진수를 사용한다. 2진수의 자리를 비트(binary digit, bit)라고 하고 양 논리(positive logic)일 때, HIGH=1, LOW=0, 음 논리(negitive logic)일 때, LOW=1, HIGH=0이며 양 논리를 기준으로 정한다. 코드(code)는 비트들의 그룹(1, 0의 조합)으로 문자, 기호, 명령어 등을 표현하는데 사용된다.

1(HIGH), 0(LOW)을 나타내는 전압레벨을 논리레벨(logic level)이라고 한다. 디지털 시스템의 논리레벨 전압은

1(HIGH)일 때 \(V_{\text{H}(\min)}\,\sim\,V_{\text{H}(\max)}\), 0(LOW)일 때 \(V_{\text{L}(\min)}\,\sim\,V_{\text{L}(\max)}\), \(V_{\text{L}(\max)}\,\sim\,V_{\text{H}(\min)}\)은 정상적인 동작을 위해 허용되지 않는(unacceptable) 전압의 범위이다. 이 범위 안의 전압은 1(HIGH) 또는 0(LOW)으로 인식된다.

디지털 파형은 HIGH와 LOW가 반복되는 전압레벨로 구성되어 있다.

위의 왼쪽 그림은 전압레벨이 LOW에서 HIGH로, HIGH에서 LOW로 되는 것을 나타낸 것으로 양의 펄스(positive going pulse)라하며, 오른쪽 그림은 반대로 전압레벨이 HIGH에서 LOW로, LOW에서 HIGH로 되는 것을 나타낸 것으로 음의 펄스(negative going pulse)라고 한다. 이때 펄스는 2개의 에지(edge)인 시간 \(t_{0}\)에서 발생하는 선두(상승) 에지(leading(rising) edge)와 시간 \(t_{1}\)에서 발생하는 후미(하강) 에지(trailing(falling) edge)로 구성되어 있다. 위의 그림은 이상적인 펄스로 상승 하강이 순식간에 이루어진다(에지 폭이 0).

위의 그림은 비이상적인 펄스를 나타낸 것이다. 오버슈트(overshoot)와 링잉(ringing)은 유도성 또는 용량성 효과에 의해 발생하고, 감쇠(droop)는 RC회로의 작은 시상수에 영향을 주는 표유 용량과 회로의 저항에 의해 발생한다. 

\(t_{r}\)은 상승시간(rise time)으로 펄스가 LOW에서 HIGH로 되는데 걸리는 시간(펄스 진폭의 10%에서 90% 도달시간)이고, \(t_{f}\)는 하강시간(fall time)으로 펄스가 HIGH에서 LOW로 되는데 걸리는 시간(펄스 진폭의 90%에서 10% 도달시간)이며, \(t_{W}\)는 펄스 폭(pulse duration)으로 상승 에지의 50%에서 하강 에지의 50% 까지의 시간간격이다.

디지털에서는 연속되는 펄스 파형이 인가된다.

왼쪽 그림은 주기성 파형으로 규칙적으로 일정한 간격으로 같은 파형이 반복되나 오른쪽 그림은 비주기성 파형으로 불규칙하다. 

주파수(frequency)는 주기의 반복률(주기의 역수)이고 단위는 Hz이다. 주기가 \(T(\text{sec})\) 주파수가 \(f(\text{Hz})\)일 때, \(\displaystyle f=\frac{1}{T}\)의 관계가 성립한다. 

듀티 사이클(duty cycle)을 펄스 폭과 주기의 비율로 정의한다. 즉 \(\displaystyle\frac{t_{W}}{T}\times100(\text{%})\)

디지털 시스템에서 다루어지는 2진 정보는 비트 열로 표시되는 펄스 파형으로 나타난다. 펄스 파형이 HIGH일 때 1, LOW일 때 0으로 표시되며 비트 열에서의 각 비트는 시간 간격으로 정의되고 이것을 비트 시간(bit time)이라고 한다. 모든 파형은 기본 타이밍 파형과 동기화 되고, 이를 클럭 펄스(clock pulse)라고 한다.

위의 그림은 클럭 펄스의 예이다.

타이밍 다이어그램(timing diagram)은 타이밍 파형 간의 관계를 도식으로 나타낸 것이고

위의 그림은 클럭 펄스 3개의 파형(A, B, C)으로 구성된 타이밍 다이어그램이다.

어떤 형태의 정보를 전달하는 비트들의 그룹을 데이터(data)라 하고, 데이터를 전송하는 방법에 따라 직렬(serial)전송과 병렬(parallel)전송으로 구분된다.

위의 왼쪽 그림은 직렬전송으로 한번(클럭 펄스)에 한 비트씩 전송되고(마우스, 직렬통신), 위의 오른쪽 그림은 병렬전송으로 모든 비트들이 각각의 전송로를 통해 동시에 전송된다(프린터, CPU-메모리 데이터 전송).

논리(logic)는 디지털 회로에서 논리함수(논리회로들로 구성)를 구현하기 위해 사용된다. 다음은 논리회로에서 많이 사용되는 논리게이트(연산)들이다.

위의 왼쪽은 NOT, 가운데는 AND, 오른쪽은 OR이고, AND, OR게이트에서 점선표시는 여러개의 입력을 가질 수 있음을 뜻한다. 위의 그림에서 왼쪽이 입력(input), 오른쪽이 출력(output)이다.

(OR, AND, NOT의 진리표. AND를 직렬연결, OR을 병렬연결로 생각할 수 있다.)

디지털 집적회로(digital IC)에는 트랜지스터, 다이오드, 커패시터, 저항 등이 하나의 칩에 내장되어있다. 실리콘 웨이퍼 위의 회로가 리드 프레임 위에 고정된 후 리드 프레임과 실리콘 웨이퍼 칩 조각 사이는 (황)금선((黃)金線)으로 본딩되어 있고, 염화비닐 수지로 패키징되어 있다.

(IC 칩 내부)

집적회로는 PCB(printed circuit board)에 장착되는 형식에 따라 분류한다.

왼쪽 그림은 DIP(Dual-Inline-Package)로 스루-홀(through-hole) 삽입형이며 PCB 구멍에 장착한 후 남땜해서 고정한다. 오른쪽 그림은 SOIC(Small-Outline IC)로 표면 실장 기술(surface-mount-technology, SMT)을 이용하여 PCB 표면에 납땜해서 고정한다. 구멍이 불필요하고 PCB의 반대편을 사용할 수 있어서 면적을 절약하는 효과가 있다. 다음은 표면 실장 기술(SMT)을 이용한 패키지들로

(a)는 SSOP(Shrink Small-Outline Package), (b)는 PLCC(Plastic-Leaded Chip Carrier), (c)는 LCC(Leadless Ceramic Chip), (d)는 LQFP(Low-profile Quad Flat Package), (e)는 Laminate CSP(Chip Scale Package)(밑면), (f)는 FBGA(Fine-pitch Ball Grid Array)(밑면)이다.

집적회로(IC)의 핀(다리, lead)에는 고유의 번호가 있다(아래 그림 참고)

집적회로는 복잡(집적)도에 따라 다음과 같이 분류된다.

SSI(Small Scale Integration)(하나의 칩에 최대 12개의 등가 게이트를 갖는 회로, 기본 게이트, 플립플롭이 해당)

MSI(Medium Scale Integration)(하나의 칩에 12~100개의 등가 게이트를 갖는 복잡한 회로, 인코더, 디코더, 카운터, 레지스터, 멀티플렉서, 산술회로, 소형메모리 등이 해당)

LSI(Large Scale Integration)(하나의 칩에 100~10,000개의 등가 게이트를 갖는 복잡한 회로, 메모리가 해당)

VLSI(Very Large Scale Integration)(하나의 칩에 10,000~100,000개의 등가 게이트를 갖는 복잡한 집적회로)

ULSI(Ultra Large Scale Integration)(하나의 칩에 100,000개 이상의 등가 게이트를 갖는 복잡한 집적회로)

또한 집적회로 기술에 의해 다음과 같이 분류한다.(모든 집적회로는 BJT(Bipolar Junction Transistor)와 MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)로 구현된다.)

종류	특성
TTL(Transistor-Transistor Logic)	가장 널리 사용되고 74, 54 시리즈가 있다
ECL(Emitter-Coupled Logic)	고속으로 동작하고, 슈퍼컴퓨터와 신호처리 시스템에 사용된다. 1~2nsec의 지연시간이 있고, noise margin이 불량이다.
IIL(Integrated Injection Logic)	집적도가 양호하다(LSI에 사용하기 적합하다)
MOS(Metal-Oxide Semiconductior)	집적도가 높고, 단극(unipolar) 트랜지스터, n-형, p-형 트랜지스터를 사용한다. 제조 공정이 간단하다.
CMOS(complementary Metal-Oxide Semiconductor)	n-형, p-형 트랜지스터를 동시에 사용하고 전력소모가 적으며 규칙적인 구조를 갖는다.
BiCMOS(Bipolar CMOS)	BJT 트랜지스터의 장점(높은 이득, 고주파 특성)을 이용한 CMOS 기술로 마이크로프로세서 공정 기술에 사용된다.

프로그램가능한 논리소자(Programmable Logic Device, PLD)는 논리함수 동작을 직접 프로그램화 할수 있는 집적회로로 메모리(기억성) 요소를 갖추고 논리함수를 내장하고 있다. 짧은 구현시간과 적은 설계비용, 프로그램된 회로를 즉시 테스트 할 수 있는 장점이 있지만 실리콘 면적의 사용이 비효율적이라는 단점이 있다. PLD는 다음과 같이 분류된다.

SPLD(Simple PLD)는 간단한 형태의 PLD로 24~28개의 핀을 갖는다.

SPLD는 PAL(Programmable Array Logic, 한번 프로그램 가능)과 GAL(Generic Array Logic, 여러번 프로그램 가능)으로 구분된다(오른쪽 그림은 SPLD 칩).

CPLD(Complex Programmable Logic)는 복잡한 논리 구현이 가능하고 2~64개의 SPLD와 같으며 44~166개의 핀을 갖는다.

위의 왼쪽 그림은 일반적인 CPLD의 구성도로 LAB를 SPLD라고 생각하면 된다. 오른쪽은 80-핀 CPLD, 128-핀 CPLD이다.

FPGA(Field-Programmable Gate Array)는 대규모 논리회로로 구현할 수 있다.

위의 왼쪽 그림은 FPGA의 기본 구조이고, 오른쪽 그림은 BGA(Ball-Grid Array) 형태의 FPGA이다.

참고자료:

Digital Fundamentals 11th edition, Floyd, Pearson

Introduction to Logic Design 3rd edition, Marcovitz, McGraw-Hill  

http://www.ktword.co.kr/abbr_view.php?m_temp1=2916