[기초전자회로실험] 12. JFET 특성
1. 실험목적
실험을 통해 JFET 트랜지스터의 출력특성, 드레인 특성, 전달특성곡선을 그린다.
2. 실험이론
JFET(Junction Field-Effect Transistor)은 다수 캐리어에 의해서만 전류가 흐르기 때문에 단일(unipolar) 소자이다.
(왼쪽: n채널 JFET, 오른쪽: JFET 실물)
n채널 JFET의 다수 캐리어는 전자이고, p채널 JFET의 다수 캐리어는 정공이다.(아래 그림 참고)
n채널 JFET에서 전류의 경로는 n형으로 도핑된 게르마늄 또는 실리콘이고, p채널 JFET에서 전류의 경로는 p형으로 도핑된 게르마늄 또는 실리콘이다.
전류의 흐름은 채널 내부에서 서로 반대로 도핑된 영역 사이에 생기는 공핍영역에 의해 조절된다. 채널은 각각 드레인(D)과 소스(S)로 불리는 두개의 단자에 연결되어 있다. n채널 JFET의 경우, 드레인이 +전압에, 소스가 -전압에 연결되어 채널에 전류의 흐름이 형성된다. p채널 JFET의 경우 인가전압의 극성은 n채널 JFET와 반대이다.
게이트로 불리우는 세 번째 단자는 공핍영역과 채널의 폭을 조절하는 역할을 하며, 이를 이용하여 드레인과 소스 사이로 흐르는 전류를 조절할 수 있다. n채널 JFET에서는 게이트와 소스 사이의 전압이 -전압으로 될 수록 채널의 폭이 좁아지며 드레인에서 소스로 흐르는 전류량은 작아지게 된다.
3. 실험
1) 실험장비 및 부품
DMM, 커브 트레이서(가능한 경우), \(100,\,1\text{k},\,10\text{k}\Omega\), \(5\text{k}\Omega\), \(1\text{M}\Omega\) 전위차계, 2N4416 JFET(또는 등가의 JFET), 직류전원, \(9\text{V}\)건전지, 홀더
2) 실험과정
포화전류 \(I_{DSS}\)와 핀치 오프 전압 \(V_{p}\)측정
(1) 2N4416 JFET를 이용해 아래의 그림대로 회로를 구성하고, DMM으로 저항 \(R=R_{\text{meas}}\)을 측정한다.
(입력회로의 \(10\text{k}\Omega\)저항의 용도는 \(9\text{V}\) 건전지의 극성이 잘못 연결되고 전위차계가 최대로 설정되어 있을 때, 게이트 회로를 보호하는 역할이다)
(2) \(V_{GS}=0\text{V}\)가 될 때 까지 \(1\text{M}\Omega\) 전위차계를 조정한다(\(V_{GS}=0\text{V}\)일 때, \(I_{D}=I_{DSS}\)).
(3) \(V_{DS}=8\text{V}\)가 될 때 까지 \(5\text{k}\Omega\) 전위차계를 조정하고, 전압 \(V_{R}\)을 측정한다.
(4) 실험 (3)에서 측정한 전압 \(V_{R}\)과 DMM으로 측정한 저항 \(R\)의 값으로부터 다음의 식을 이용해 \(I_{DSS}\)를 계산한다.$$I_{DSS}=I_{D}=\frac{V_{R}}{R}$$
(5) \(V_{DSS}=8\text{V}\)로 유지하고 \(V_{R}=1\text{mV}\)가 될 때 까지 \(V_{GS}\)를 감소시킨다. 이때$$I_{D}=\frac{V_{R}}{R}=\frac{1\text{mV}}{100\Omega}=10\mu\text{A}\approx0\text{mA}$$이고, 핀치 오프 전압 \(V_{p}\)는 \(I_{D}=0\text{mA}\)가 되게 하는 전압 \(V_{GS}\)의 값이다. 핀치 오프 전압 \(V_{p}\)를 측정한다.
(6) 실험 (4)의 \(I_{DSS}\)값과, 실험 (5)의 \(V_{p}\)값, Shockley 방정식$$I_{D}=I_{DSS}\left(1-\frac{V_{GS}}{V_{p}}\right)^{2}$$을 이용해 JFET의 전달특성곡선을 그린다.
특성곡선
(1) 위 회로에서 \(V_{GS}=0\text{V},\,V_{DS}=0\text{V}\)가 되게끔 두 개의 전위차계를 조절한다. 또한 DMM으로 저항 \(R=R_{\text{meas}}\)을 측정하고, 다음의 식을 이용하여 \(I_{D}\)를 계산해 아래의 표에 기록한다.$$I_{D}=\frac{V_{R}}{R}$$
(2) \(V_{GS}=0\text{V}\)로 유지하고 \(V_{DS}\)를 \(1\text{V}\) 간격으로 \(14\text{V}\)까지 증가시키며 \(I_{D}\)의 계산값을 기록한다.
(3) \(V_{GS}=-1\text{V}\)가 될 때 까지 \(1\text{M}\Omega\) 전위차계를 조절하고 \(V_{GS}\)를 이 값으로 유지한다. 이때 \(V_{DS}\)를 \(0\text{V}\)부터 \(14\text{V}\)까지 \(1\text{V}\)간격으로 변화시키면서 \(I_{D}\)를 계산해 아래의 표에 기록한다.
(4) 실험 (3)의 결과를 아래의 표에 나와있는 \(V_{GS}\)에 대해 반복하고 \(V_{p}\)를 넘어서게 되면 중단한다.
\(V_{GS}\,(\text{V})\) |
0 |
-1.0 |
-2.0 |
-3.0 |
-4.0 |
-5.0 |
-6.0 |
\(V_{DS}\,(\text{V})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
0.0 |
|
|
|
|
|
|
|
1.0 |
|
|
|
|
|
|
|
2.0 |
|
|
|
|
|
|
|
3.0 |
|
|
|
|
|
|
|
4.0 |
|
|
|
|
|
|
|
5.0 |
|
|
|
|
|
|
|
6.0 |
|
|
|
|
|
|
|
7.0 |
|
|
|
|
|
|
|
8.0 |
|
|
|
|
|
|
|
9.0 |
|
|
|
|
|
|
|
10.0 |
|
|
|
|
|
|
|
11.0 |
|
|
|
|
|
|
|
12.0 |
|
|
|
|
|
|
|
13.0 |
|
|
|
|
|
|
|
14.0 |
|
|
|
|
|
|
|
(5) 위의 표를 이용하여 JFET의 출력특성곡선을 그린다(가로축: \(V_{DS}\), 세로축: \(I_{D}\)).
(6) \(V_{GS}\)를 \(0\text{V}\)부터 \(-6\text{V}\)까지 \(-1\text{V}\)간격으로 변화시키면서 \(I_{D}\)의 값을 계산해 아래의 표에 기록한다.
(7) 실험 (6)을 \(V_{DS}=6,\,9,\,12\text{V}\)인 경우에 대해 반복한다.
\(V_{DS}\) |
\(3\text{V}\) |
\(6\text{V}\) |
\(9\text{V}\) |
\(12\text{V}\) |
\(V_{GS}\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(I_{D}\,(\text{mA})\) |
\(0\text{V}\) |
|
|
|
|
\(-1\text{V}\) |
|
|
|
|
\(-2\text{V}\) |
|
|
|
|
\(-3\text{V}\) |
|
|
|
|
\(-4\text{V}\) |
|
|
|
|
\(-5\text{V}\) |
|
|
|
|
\(-6\text{V}\) |
|
|
|
|
(8) 각각의 \(V_{DS}\)값에 대하여 \(I_{D}-V_{GS}\)그래프(가로축: \(V_{GS}\), 세로축: \(I_{D}\))를 그린다.
커브 트레이서를 이용한 JFET 특성곡선 측정
(1) 커브 트레이서를 이용하여 2N4416 JFET의 출력특성곡선(\(I_{D}-V_{DS}\))을 그린다.
(2) 실험 (1)의 결과를 특성곡선의 실험(5)와 비교한다.
(3) 실험 (1)의 결과를 이용하여 전달특성곡선을 그리고 특성곡선의 실험 (8)과 비교한다.
(Pspice를 이용한 특성곡선 실험)
(특성곡선 실험을 위한 회로. J2N4393 JFET를 사용하였다)
(출력특성곡선)
(전달특성곡선)
참고자료:
Laboratory Manual to accompany Electronic Devices and Circuit Theory 11th edition, Boylestad, Nashelsky, Monssen, Pearson
http://mece347.cankaya.edu.tr/uploads/files/lab%204%20-%20JFET.pdf
ftp://ftp.ni.com/pub/gdc/tut/llab5.pdf
http://web.yonsei.ac.kr/hgjung/Lectures/ENE301/5%20FET.pdf
'전자공학 > 기초전자회로실험' 카테고리의 다른 글
[기초전자회로실험] 14. CMOS 특성 (0) | 2019.01.19 |
---|---|
[기초전자회로실험] 13. JFET 바이어스 회로 (0) | 2019.01.18 |
[기초전자회로실험] 11. BJT 이미터 바이어스, 컬렉터 피드백 바이어스 회로 (0) | 2019.01.11 |
[기초전자회로실험] 10. BJT 고정 바이어스, 전압분배기 바이어스 회로 (0) | 2019.01.10 |
[기초전자회로실험] 9. BJT(쌍극성 접합 트랜지스터) 특성 (0) | 2019.01.09 |